13门电路和组合逻辑电路.ppt

13.1 分立元件门电路分立元件门电路13.3 CMOS 门电路门电路13.2 TTL 门电路门电路第第 13 章章 门电路和组合逻辑电路门电路和组合逻辑电路 13.4 组合逻辑电路的分析组合逻辑电路的分析13.5 加法器加法器13.6 编码器编码器13.7 译码器和数字显示译码器和数字显示13.8 半导体存储器和可编程逻辑器件半导体存储器和可编程逻辑器件13.9 应用举例应用举例一一类类称称为为模模拟拟信信号号，它它是是指指时时间间上上和和数数值值上上的的变变化化都都是是连连续续平平滑滑的的信信号号，如如图图(a)中中的的正正弦弦信信号号，处处理理模模拟拟信号的电路叫做模拟电路。信号的电路叫做模拟电路。电子电路中的信号分为两大类电子电路中的信号分为两大类：一类称为数字信号，它一类称为数字信号，它是指时间上和数值上的变化是指时间上和数值上的变化都是不连续的，如图都是不连续的，如图(b)中中的信号，处理数字信号的电的信号，处理数字信号的电路称为数字电路。路称为数字电路。(b)(a)13.1.1 门电路的基本概念门电路的基本概念13.1 基本门电路及其组合基本门电路及其组合 逻辑门电路是数字电路中最基本的逻辑元件。逻辑门电路是数字电路中最基本的逻辑元件。逻辑门电路是数字电路中最基本的逻辑元件。逻辑门电路是数字电路中最基本的逻辑元件。所谓门就是一种开关，它能按照一定的条件去所谓门就是一种开关，它能按照一定的条件去控制信号的通过或不通过。控制信号的通过或不通过。门电路的输入和输出之间存在一定的逻辑关系门电路的输入和输出之间存在一定的逻辑关系(因果关系因果关系)，所以门电路又称为，所以门电路又称为逻辑门电路逻辑门电路。基本逻辑关系为基本逻辑关系为“与与与与”、“或或或或”、“非非非非”三种。三种。下面通过例子说明逻辑电路的概念及下面通过例子说明逻辑电路的概念及“与与与与”、“或或或或”、“非非非非”的意义。的意义。220V+-设：开关断开、灯不亮用逻辑设：开关断开、灯不亮用逻辑设：开关断开、灯不亮用逻辑设：开关断开、灯不亮用逻辑“0”0”表示，开关表示，开关表示，开关表示，开关闭合、灯亮用闭合、灯亮用闭合、灯亮用闭合、灯亮用 逻辑逻辑逻辑逻辑“1”1”表示。表示。表示。表示。逻辑表达式逻辑表达式逻辑表达式逻辑表达式：Y=A B1.“1.“与与与与”逻辑关系逻辑关系逻辑关系逻辑关系 “与与与与”逻辑关系是指当决定某事件的条件全部逻辑关系是指当决定某事件的条件全部逻辑关系是指当决定某事件的条件全部逻辑关系是指当决定某事件的条件全部具备时，该事件才发生。具备时，该事件才发生。具备时，该事件才发生。具备时，该事件才发生。000101110100ABYBYA状态表状态表状态表状态表BY220VA+-2.“2.“或或或或”逻辑关系逻辑关系逻辑关系逻辑关系 “或或或或”逻辑关系是指当决定某事件的条件之逻辑关系是指当决定某事件的条件之逻辑关系是指当决定某事件的条件之逻辑关系是指当决定某事件的条件之一具备时，该事件就发生。一具备时，该事件就发生。一具备时，该事件就发生。一具备时，该事件就发生。逻辑表达式：逻辑表达式：逻辑表达式：逻辑表达式：Y=A+B状态表状态表状态表状态表000111110110ABY3.“3.“非非非非”逻辑关系逻辑关系逻辑关系逻辑关系 “非非”逻辑关系是否定或相反的意思。逻辑关系是否定或相反的意思。逻辑关系是否定或相反的意思。逻辑关系是否定或相反的意思。逻辑表达式：逻辑表达式：逻辑表达式：逻辑表达式：Y=A状态表状态表状态表状态表101AY0Y220VA+-R 由电子电路实现逻辑运算时，它的输入和输出由电子电路实现逻辑运算时，它的输入和输出由电子电路实现逻辑运算时，它的输入和输出由电子电路实现逻辑运算时，它的输入和输出信号都是用电位（或称电平）的高低表示的。高电信号都是用电位（或称电平）的高低表示的。高电信号都是用电位（或称电平）的高低表示的。高电信号都是用电位（或称电平）的高低表示的。高电平和低电平都不是一个固定的数值，而是有一定的平和低电平都不是一个固定的数值，而是有一定的平和低电平都不是一个固定的数值，而是有一定的平和低电平都不是一个固定的数值，而是有一定的变化范围。变化范围。变化范围。变化范围。电平的高低电平的高低一般用一般用“1”和和“0”两种两种状态区别，若状态区别，若规定规定高电平为高电平为“1”，低电，低电平为平为“0”则则称为称为正逻辑正逻辑。反之则称为反之则称为负负逻辑逻辑。若无特。若无特殊说明，均采殊说明，均采用正逻辑。用正逻辑。100VUCC高电平高电平低电平低电平1.二极管二极管“与与”门电路门电路 (1)(1)电路电路电路电路(2)(2)工作原理工作原理工作原理工作原理输入输入A、B、C全为高电平全为高电平“1”，输出输出 Y 为为“1”。输入输入A、B、C不全为不全为“1”，输出输出 Y 为为“0”。0V0V0V0V0V3V+U 12VRDADCABYDBC3V3V3V0V00000010101011001000011001001111ABYC“与与与与”门逻辑状态表门逻辑状态表门逻辑状态表门逻辑状态表0V3V13.1.2 分立元件基本逻辑门电路分立元件基本逻辑门电路1.二极管二极管“与与”门电路门电路(3)(3)逻辑关系：逻辑关系：逻辑关系：逻辑关系：“与与与与”逻辑逻辑即：有即：有“0”出出“0”，全全“1”出出“1”Y=A B C逻辑表达式：逻辑表达式：逻辑表达式：逻辑表达式：逻辑符号：逻辑符号：逻辑符号：逻辑符号：&ABYC00000010101011001000011001001111ABYC“与与与与”门逻辑状态表门逻辑状态表门逻辑状态表门逻辑状态表2.二极管二极管“或或”门电路门电路 (1)(1)电路电路电路电路0V0V0V0V0V3V3V3V3V0V00000011101111011001011101011111ABYC“或或或或”门逻辑状态表门逻辑状态表门逻辑状态表门逻辑状态表3V3V-U 12VRDADCABYDBC(2)(2)工作原理工作原理工作原理工作原理输入输入A、B、C全为低电平全为低电平“0”，输出输出 Y 为为“0”。输入输入A、B、C有一个为有一个为“1”，输出输出 Y 为为“1”。2.二极管二极管“或或”门电路门电路(3)逻辑关系逻辑关系：“或或或或”逻辑逻辑即：有即：有“1”出出“1”，全全“0”出出“0”Y=A+B+C逻辑表达式：逻辑表达式：逻辑表达式：逻辑表达式：逻辑符号：逻辑符号：逻辑符号：逻辑符号：ABYC 100000011101111011001011101011111ABYC“或或或或”门逻辑状态表门逻辑状态表门逻辑状态表门逻辑状态表3.晶体管晶体管“非非”门电路门电路+UCC-UBBARKRBRCYT 1 0截止截止截止截止饱和饱和(2)逻辑表达式：逻辑表达式：Y=A“0”10“1”(1)(1)电路电路电路电路“0”“1”AY“非非非非”门逻辑状态表门逻辑状态表门逻辑状态表门逻辑状态表逻辑符号逻辑符号1AY1.1.与非门电路与非门电路与非门电路与非门电路有有“0”出出“1”，全，全“1”出出“0”“与与与与”门门门门&ABCY&ABC“与非与非与非与非”门门门门00010011101111011001011101011110ABYC“与非与非与非与非”门逻辑状态表门逻辑状态表门逻辑状态表门逻辑状态表Y=A B C逻辑表达式：逻辑表达式：逻辑表达式：逻辑表达式：1Y“非非非非”门门门门13.1.3 基本逻辑门电路的组合基本逻辑门电路的组合2.2.或非门电路或非门电路或非门电路或非门电路1Y“或或或或”门门门门ABC 1有有“1”出出“0”，全，全“0”出出“1”00010010101011001000011001001110ABYC“或非或非或非或非”门逻辑状态表门逻辑状态表门逻辑状态表门逻辑状态表Y=A+B+C逻辑表达式：逻辑表达式：逻辑表达式：逻辑表达式：Y1ABC“或非或非或非或非”门门门门13.1.3 基本逻辑门电路的组合基本逻辑门电路的组合例：根据输入波形画出输出波形例：根据输入波形画出输出波形例：根据输入波形画出输出波形例：根据输入波形画出输出波形ABY1有有“0”出出“0”，全全“1”出出“1”有有“1”出出“1”，全全“0”出出“0”&ABY1 1ABY2Y2ABC&1&D1Y3.3.与或非门电路与或非门电路与或非门电路与或非门电路1&YABCD逻辑符号逻辑符号13.1.3 基本逻辑门电路的组合基本逻辑门电路的组合Y=A B+C D逻辑表达式：逻辑表达式：逻辑表达式：逻辑表达式：漏极漏极D 栅极和其栅极和其栅极和其栅极和其它电极及硅它电极及硅它电极及硅它电极及硅片之间是绝片之间是绝片之间是绝片之间是绝缘的，称绝缘的，称绝缘的，称绝缘的，称绝缘栅型场效缘栅型场效缘栅型场效缘栅型场效应管。应管。应管。应管。金属电极金属电极(1)(1)N N沟道增强型管的结构沟道增强型管的结构沟道增强型管的结构沟道增强型管的结构栅极栅极G源极源极S增强型绝缘栅场效应管增强型绝缘栅场效应管增强型绝缘栅场效应管增强型绝缘栅场效应管SiO2绝缘层绝缘层P P型硅衬底型硅衬底 高掺杂高掺杂N区区13.3 CMOS 门电路门电路GSD符号：符号：符号：符号：由于栅极是绝缘的，栅极电流几乎为零，输入由于栅极是绝缘的，栅极电流几乎为零，输入电阻很高，最高可达电阻很高，最高可达1014 。漏极漏极D金属电极金属电极栅极栅极G源极源极SSiO2绝缘层绝缘层P P型硅衬底型硅衬底 高掺杂高掺杂N区区 由于金属栅极和半导体之间的绝缘层目前常用由于金属栅极和半导体之间的绝缘层目前常用二氧化硅，故又称金属二氧化硅，故又称金属-氧化物氧化物-半导体场效应管，半导体场效应管，简称简称MOS场效应管。场效应管。(2)N(2)N沟道增强型管的沟道增强型管的沟道增强型管的沟道增强型管的工作原理工作原理工作原理工作原理EGP型硅衬底型硅衬底N+N+GSD+UGSED+由结构图可见由结构图可见，N+型漏区和型漏区和N+型源区之间被型源区之间被P型衬底隔开，漏极和源极之间是两个背靠背的型衬底隔开，漏极和源极之间是两个背靠背的PN结结。当栅源电压当栅源电压UGS=0 时时，不管漏极和源极之间所不管漏极和源极之间所加电压的极性如何，其加电压的极性如何，其中总有一个中总有一个PN结是反向结是反向偏置的，反向电阻很高，偏置的，反向电阻很高，漏极电流近似为零漏极电流近似为零。SDEGP型硅衬底型硅衬底N+N+GSD+UGSED+当当UGS 0 时，时，P P型衬底中的电子受到电场力的吸型衬底中的电子受到电场力的吸引到达表层，填补空穴形成负离子的耗尽层；引到达表层，填补空穴形成负离子的耗尽层；N型导电沟道型导电沟道 在漏极电源的作在漏极电源的作在漏极电源的作在漏极电源的作用下将产生漏极电流用下将产生漏极电流用下将产生漏极电流用下将产生漏极电流I ID D，管子导通。管子导通。管子导通。管子导通。当当当当U UGS GS U UGSGS（thth）时，时，时，时，将将将将出现出现出现出现N N型导电沟型导电沟型导电沟型导电沟道，将道，将道，将道，将D-SD-S连接起连接起连接起连接起来。来。来。来。U UGSGS愈高，导愈高，导愈高，导愈高，导电沟道愈宽。电沟道愈宽。电沟道愈宽。电沟道愈宽。(2)N(2)N沟道增强型管的沟道增强型管的沟道增强型管的沟道增强型管的工作原理工作原理工作原理工作原理EGP型硅衬底型硅衬底N+N+GSD+UGSED+N型导电沟道型导电沟道当当UGS UGS(th(th）后，场效后，场效应管才形成导电沟道，应管才形成导电沟道，开始导通，开始导通，若漏若漏源之源之间加上一定的电压间加上一定的电压UDS，则有漏极电流则有漏极电流ID产生。产生。在一定的在一定的UDS下下漏极电流漏极电流ID的大小与栅源电压的大小与栅源电压UGS有关。所以，场效应管有关。所以，场效应管是一种电压控制电流的是一种电压控制电流的器件。器件。在一定的漏在一定的漏源电压源电压UDS下，使管子由不导通下，使管子由不导通变为导通的临界栅源电压称为开启电压变为导通的临界栅源电压称为开启电压UGS(thth）。(2)N(2)N沟道增强型管的沟道增强型管的沟道增强型管的沟道增强型管的工作原理工作原理工作原理工作原理(3)(3)特性曲线特性曲线特性曲线特性曲线有导电沟道有导电沟道转移特性曲线转移特性曲线转移特性曲线转移特性曲线无导电无导电沟道沟道开启电压开启电压开启电压开启电压U UGSGS(th(th(th(th）UDSUGS/ID/mAUDS/Vo oUGS=1VUGS=2VUGS=3VUGS=4V 漏极特性曲线漏极特性曲线漏极特性曲线漏极特性曲线恒流区恒流区恒流区恒流区可变电阻区可变电阻区可变电阻区可变电阻区截止区截止区截止区截止区N型衬底型衬底P+P+GSD符号：符号：结构结构(4)(4)P P P P沟道增强型沟道增强型沟道增强型沟道增强型 SiO2绝缘层绝缘层加电压才形成加电压才形成 P型导电沟道型导电沟道 增强型场效应管只有当增强型场效应管只有当U UGSGS U UGSGS(th(th(th(th）时才形成导时才形成导电沟道。电沟道。AYT2+UDDT1N 沟道沟道P 沟道沟道GGDSS13.3 CMOS 13.3 CMOS 门电路门电路PMOSPMOS管管管管NMOSNMOS管管管管CMOS CMOS 管管管管负载管负载管负载管负载管驱动管驱动管驱动管驱动管(互补对称管互补对称管互补对称管互补对称管)A A=“1”=“1”时，时，时，时，T T1 1导导通，通，通，通，T T2 2截止，截止，截止，截止，Y Y=“0”=“0”A A=“0”=“0”时，时，时，时，T T1 1截止，截止，截止，截止，T T2 2导导通，通，通，通，Y Y=“1”=“1”Y=AY=A13.3.1 CMOS 非门电路非门电路T4 与与 T3 并联，并联，T1 与与 T2 串联；串联；当当 AB 都是高电平时都是高电平时,T1 与与 T2 同同时时导导通通，T4 与与 T3 同同时时截截止止；输输出出 Y 为为低电平。低电平。当当AB中中有有一一个个是是低低电电平平时时，T1与与T2中中有有一一个个截截止止，T4与与T3中中有有一一个导通个导通,输出输出Y 为高电平。为高电平。ABT4T3T1T2+UDDY1.1.电路电路电路电路2.2.工作原理工作原理工作原理工作原理13.3.2 CMOS 与非门电路与非门电路BT4T3T1T2AY 当当 AB 中中有有一一个个是是高高电电平平时时，T1 与与 T2 中中有有一一个个导导通通，T4 与与 T3 中中有有一一个个截截止止，输输出出 Y 为低电平。为低电平。当当AB都都是是低低电电平平时时，T1 与与 T2 同同时时截截止止，T4 与与 T3 同同时时导导通通；输输出出 Y 为高电平。为高电平。1.1.电路电路电路电路2.2.工作原理工作原理工作原理工作原理13.3.3 CMOS 或非门电路或非门电路13.4 13.4 组合逻辑电路的分析组合逻辑电路的分析13.4.1 逻辑代数逻辑代数逻辑代数：按一定逻辑规律进行运算的代数。逻辑代数：按一定逻辑规律进行运算的代数。逻辑代数不代表数，而是代表两种相互对立的状态。逻辑代数不代表数，而是代表两种相互对立的状态。逻辑代数中的变量称为逻辑变量。它只能取逻辑代数中的变量称为逻辑变量。它只能取“0”或或“1”。1.1.逻辑代数运算法则逻辑代数运算法则基本运算法则：基本运算法则：交换率：交换率：结合率：结合率：分配率：分配率：证明：证明：吸收率：吸收率：证：证：证：证：反演率：反演率：2.2.逻辑函数的表示方法逻辑函数的表示方法(1)逻辑状态表逻辑状态表ABCY00000100000111100001111010101011(2)逻辑式逻辑式(1)常采用与常采用与或表达式的形式；或表达式的形式；(2)在状态表中选出使函数值为在状态表中选出使函数值为 1的变量组合；的变量组合；(3)变量变量值为值为 1 的写成原变量，为的写成原变量，为 0 的写成反变量，得到其值的写成反变量，得到其值 为为 1 的乘积项组合。的乘积项组合。(4)将这些乘积项加起来将这些乘积项加起来(逻辑或逻辑或)得到得到“与与或或”逻辑函数式。逻辑函数式。(3)逻辑图逻辑图由由逻辑式得到逻辑图逻辑式得到逻辑图ABC&111Y&例例1：化简化简（1 1）并项法）并项法）并项法）并项法例例2：化简化简（2 2）配项法）配项法）配项法）配项法3.3.逻辑函数的化简逻辑函数的化简例例3：化简化简（3 3）加项法）加项法）加项法）加项法（4 4）吸收法）吸收法）吸收法）吸收法吸收吸收吸收吸收例例4化简化简二、分析步骤二、分析步骤13.4.2 组合逻辑电路分析组合逻辑电路分析一、一、组合逻辑电路分析组合逻辑电路分析 给定给定 逻辑图逻辑图 确定确定逻辑功能逻辑功能分析分析1 1、由逻辑图写出各输出端的逻辑表达式；由逻辑图写出各输出端的逻辑表达式；2 2、对逻辑式进行化简和变换、对逻辑式进行化简和变换3 3、列出真值表并确定电路的逻辑功能。、列出真值表并确定电路的逻辑功能。卡诺图法卡诺图法公式化简法公式化简法 最简最简与或式与或式逻辑图逻辑图逻辑逻辑 表达式表达式 1 1 最简与或最简与或表达式表达式化化简简 2 2 逐逐级级写写例例1 1：分析图示电路：分析图示电路逻辑功能。逻辑功能。解解：13.4.2 组合逻辑电路分析组合逻辑电路分析最简与或最简与或表达式表达式 3 真值表真值表 3 4 电路的逻电路的逻辑功能辑功能 当输入当输入A A、B B、C C中有中有2 2个或个或3 3个个为为1 1时，输出时，输出Y Y为为1 1，否则输出，否则输出Y Y为为0 0。4 13.4.2 组合逻辑电路分析组合逻辑电路分析 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 0 1 0 1 0 0 0 0 0 L C B A00010111 例例 2 分析下图逻辑电路的功能。分析下图逻辑电路的功能。状态表状态表A B Y0 0 00 1 11 0 11 1 0功能：功能：当当 A、B 取值不相同时，取值不相同时，输出为输出为 1。是。是异或门。异或门。Y&AB&返回返回 给定给定逻辑功能逻辑功能 画出画出 逻辑图逻辑图设计设计13.4.3 13.4.3 组合逻辑电路的设计组合逻辑电路的设计二、设计步骤二、设计步骤一、一、组合逻辑电路设计组合逻辑电路设计1 1、逻辑抽象：根据逻辑问题的因果关系确定输入、逻辑抽象：根据逻辑问题的因果关系确定输入、输出变量，并定义逻辑状态的含义；输出变量，并定义逻辑状态的含义；2 2、根据逻辑描述列出真值表；、根据逻辑描述列出真值表；3 3、由真值表写出逻辑表达式、由真值表写出逻辑表达式;5 5、画出逻辑图。、画出逻辑图。4 4、根据器件的类型、根据器件的类型,简化和变换逻辑表达式；简化和变换逻辑表达式；逻辑抽象逻辑抽象电路功电路功能描述能描述例：设计一个控制楼梯照明灯的例：设计一个控制楼梯照明灯的控制电路，单刀双掷开关控制电路，单刀双掷开关A A装在装在楼下，楼下，B B装在楼上，在楼下开灯装在楼上，在楼下开灯后，可在楼上关灯；同样，也可后，可在楼上关灯；同样，也可在楼上开灯，而在楼下关灯。在楼上开灯，而在楼下关灯。1 1 13.4.3 13.4.3 组合逻辑电路的设计组合逻辑电路的设计abcdABA A、B:B:向上向上-1-1 向下向下-0-0 L :L :亮亮-1 -1 灭灭-0-0解：确定变量、函数，并赋值解：确定变量、函数，并赋值开关开关:变量变量 A A、B B灯灯 :函数函数 L L真值表真值表逻辑抽象逻辑抽象 2 2 13.4.313.4.3 组合逻辑电路的设计组合逻辑电路的设计 3 3 逻辑表达式逻辑表达式ABL00100111abcdABA A、B:B:向上向上-1-1 向下向下-0 L:-0 L:亮亮-1-1灭灭-0-01001最简与或最简与或表达式表达式 5 逻辑电路图逻辑电路图13.4.3 组合逻辑电路的设计组合逻辑电路的设计A B L=L 1 1 1&A B 化简 4逻辑表达式逻辑表达式最简与或最简与或表达式表达式 5 4 逻辑抽象逻辑抽象电路功电路功能描述能描述 1 13.4.3 组合逻辑电路的设计组合逻辑电路的设计A A、B B、C:C:赞成赞成-1-1 反对反对-0-0L:L:通过通过-1 -1 没通过没通过-0-0解解:(1)(1)确定变量、函数，并赋值确定变量、函数，并赋值评委意见评委意见:变量变量A A、B B、C C表决结果表决结果:函数函数L L例例2 2：某某地地区区超超级级女女声声海海选选，有有三三位位评评委委，按按“少少数服从多数数服从多数”的原则决定选手是否通过海选。的原则决定选手是否通过海选。真值表真值表 2(2)(2)列写真值表列写真值表 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 0 1 0 1 0 0 0 0 0 L C B A00010111(3)(3)用卡诺图用卡诺图化简逻辑函数化简逻辑函数ABC000011111011110000真值表真值表 3 最简与或最简与或表达式表达式 4 逻辑电路图逻辑电路图13.4.3 组合逻辑电路的设计组合逻辑电路的设计(4)(4)画出逻辑图画出逻辑图 最简与或最简与或表达式表达式 4 逻辑电路图逻辑电路图逻辑变换逻辑变换 5 若限用与非门设计呢？若限用与非门设计呢？13.4.3 组合逻辑电路的设计组合逻辑电路的设计13.4.3 组合逻辑电路的设计组合逻辑电路的设计 一一个个农农夫夫带带着着一一只只羊羊和和一一筐筐白白菜菜搭搭船船渡渡河河：若若船船小小，要要分分次次过过去去，但但农农夫夫不不能能单单独独留留在在岸岸上上或或船船上上，因因为为羊羊会会吃吃了了菜菜；若若船船大大,可可一一起起过过去去，农夫能看住羊不吃菜。农夫能看住羊不吃菜。请把上述过程设计成一个逻辑电路。请把上述过程设计成一个逻辑电路。提示提示:(1)(1)确定变量、函数，并赋值确定变量、函数，并赋值设变量设变量A A、B B、C C分别代表农夫、分别代表农夫、羊、白菜，变量为羊、白菜，变量为1 1表示上船，表示上船，为为0 0表示未上船；输出函数表示未上船；输出函数L L为为1 1表示可以渡，为表示可以渡，为0 0表示不能渡。表示不能渡。(2)(2)列写真值表列写真值表 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 0 1 0 1 0 0 0 0 0 L C B A01100111加法器加法器加法器加法器:实现二进制加法运算的电路实现二进制加法运算的电路实现二进制加法运算的电路实现二进制加法运算的电路进位进位进位进位如：如：如：如：0 0 0 0 11+10101010不考虑低位不考虑低位来的进位来的进位半加器实现半加器实现要考虑低位要考虑低位要考虑低位要考虑低位来的进位来的进位来的进位来的进位全加器实现全加器实现13.5 加法器加法器13.5.1 半半加器加器 只只求求本本位位和和，不不考考虑虑低低位位的的进进位位。实实现现半半加加操操作作的的电电路路叫做半加器。叫做半加器。COSCABC=AB半加器逻辑图半加器逻辑图半加器逻辑符号半加器逻辑符号A、B 为两个加数；为两个加数；C 为向高位的进位；为向高位的进位；S 为半加和。为半加和。状态表状态表A B C0 0 00 1 01 0 1 1 S010 11 0=1&ABSC 被加数、加数以及低位的进位三者相加称为被加数、加数以及低位的进位三者相加称为“全加全加”，实现全加操作的电路叫做全加器。，实现全加操作的电路叫做全加器。Ci-1：来自低来自低位的位的进位进位Ci ：向高位向高位的的进位进位13.5.2 全全加器加器 COCiAiBiCISiCi-1AiBiCi-1Si00000001101110001111010010111011状态表状态表Ci01111000全加器逻辑符号全加器逻辑符号13.6.1 二二十进制编码器十进制编码器编码：编码：用数字或符号来表示某一对象或信号的过程称为编码。用数字或符号来表示某一对象或信号的过程称为编码。在数字电路中，一般用的是二进制编码，在数字电路中，一般用的是二进制编码，n 位二进制位二进制代码可以表示代码可以表示 2n 个信号个信号。将将十十进进制制的的十十个个数数 0，1，2，9 编编成成二二进进制制代代码码的的电路称二电路称二十进制编码器，这种二十进制编码器，这种二十进制代码称十进制代码称BCD 码。码。13.6 编码器编码器1.二进制代码的位数二进制代码的位数十个数码，取十个数码，取 n 等于等于4。2.列编码表列编码表 四位二进制代码共有十六种状态，取任何十种状态都可四位二进制代码共有十六种状态，取任何十种状态都可以表示以表示 0 9 十个数。十个数。8421 编码是在四位二进制代码的十六种状态中，取出前编码是在四位二进制代码的十六种状态中，取出前十种状态，表示十种状态，表示 0 9 十个数，后六个状态去掉。十个数，后六个状态去掉。8421 编码表编码表0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 输输 入入十进制数十进制数输输 出出Y3Y2Y1Y0（I0）（I1）（I2）（I3）（I4）（I5）（I6）（I7）（I8）（I9）3.由编码表写出逻辑式由编码表写出逻辑式0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 输输 入入十进制数十进制数 输输 出出Y3Y2Y1Y0（I0）（I1）（I2）（I3）（I4）（I5）（I6）（I7）（I8）（I9）编编码码器器&+5 V1 k 10Y30 1 2 3 4 5 6 7 8 9 01114.由逻辑式画出逻辑图由逻辑式画出逻辑图Y2Y1Y0S0S1S2S3S4S5S6S7S8S9 当有当有当有当有两个或两个以上两个或两个以上两个或两个以上两个或两个以上的信号同时输入编码电路，的信号同时输入编码电路，的信号同时输入编码电路，的信号同时输入编码电路，电路只能对其中一个优先级别高的信号进行编码。电路只能对其中一个优先级别高的信号进行编码。电路只能对其中一个优先级别高的信号进行编码。电路只能对其中一个优先级别高的信号进行编码。即允许几个信号同时有效，但电路只对其即允许几个信号同时有效，但电路只对其即允许几个信号同时有效，但电路只对其即允许几个信号同时有效，但电路只对其中优先级别高的信号进行编码，而对其它优先中优先级别高的信号进行编码，而对其它优先中优先级别高的信号进行编码，而对其它优先中优先级别高的信号进行编码，而对其它优先级别低的信号不予理睬。级别低的信号不予理睬。级别低的信号不予理睬。级别低的信号不予理睬。13.6.2 优先编码器优先编码器74LS74LS147 147 编码器功能表编码器功能表编码器功能表编码器功能表I I9 9Y Y0 0I I8 8I I7 7I I6 6I I5 5I I4 4I I3 3I I2 2I I1 1Y Y1 1Y Y2 2Y Y3 3 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1输输输输 入入入入 (低电平有效低电平有效低电平有效低电平有效)输输输输 出出出出(84218421反码反码反码反码)0 0 0 1 1 0 0 1 1 0 1 1 0 0 0 1 1 1 0 1 1 1 1 1 1 1 0 0 1 0 0 0 1 0 0 01 1 1 1 1 1 0 0 1 0 0 11 0 0 11 1 1 1 1 1 1 1 0 0 1 0 1 01 0 1 01 1 1 1 1 1 1 1 1 1 0 0 1 0 1 1 1 0 1 11 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 0 01 1 0 01 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 0 1 1 1 0 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 0 1 1 1 013.7 译码器和数字显示译码器和数字显示 译码是编码的反过程，将二进制代码按编码时的译码是编码的反过程，将二进制代码按编码时的原意翻译成对应的信号或十进制数码原意翻译成对应的信号或十进制数码(输出输出)。13.7.1 二进制译码器二进制译码器例如：例如：2 线线 4 线译码器、线译码器、3 线线 8 线译码器、线译码器、4 线线 16 线译码器等。线译码器等。现以现以 3 线线 8 线译码器线译码器 74LS138 为例说明。为例说明。输入三位二进制代码：输入三位二进制代码：ABC，输出八个信号低电平有输出八个信号低电平有效：效：现以现以 3 8 线译码器线译码器 74LS138 为例说明。为例说明。其余输出为其余输出为 1，ABC=000 时，时，1.译码器的状态表译码器的状态表 输输 入入 输输 出出A B C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 1 0 1 0 1 1 1 10 1 1 1 1 1 1 11 0 1 1 1 1 1 11 1 0 1 1 1 1 11 1 1 0 1 1 1 11 1 1 1 0 1 1 11 1 1 1 1 0 1 11 1 1 1 1 1 0 11 1 1 1 1 1 1 02.译码器逻辑式译码器逻辑式1C AAB 11B C&.&当当 S1=1、S2=S3=0 时，才正常译码。时，才正常译码。1 1S1S2S313.译码器逻辑图译码器逻辑图引脚图引脚图逻辑图逻辑图4.译码器逻辑符号和引脚图译码器逻辑符号和引脚图13.7.2 二二十进制显示译码器十进制显示译码器 在数字电路中，常常需要在数字电路中，常常需要在数字电路中，常常需要在数字电路中，常常需要把运算结果用十进制把运算结果用十进制把运算结果用十进制把运算结果用十进制 数显示出来，数显示出来，数显示出来，数显示出来，这就要用这就要用这就要用这就要用显示译码器显示译码器显示译码器显示译码器。二二 十十进进制制代代码码译译译译码码码码器器器器驱驱驱驱动动动动器器器器显显显显示示示示器器器器gfedcba 1.1.半导体数码管半导体数码管半导体数码管半导体数码管 由七段发光二极管构成由七段发光二极管构成例：例：共阴极接法共阴极接法a b c d e f g 0 1 1 0 0 0 01 1 0 1 1 0 1低低电电平平时时发发光光高高电电平平时时发发光光共阳极接法共阳极接法abcgdef+dgfecbagfedcba共阴极接法共阴极接法abcdefg 2.2.七段译码显示器七段译码显示器七段译码显示器七段译码显示器Q3 Q2Q1Q0agfedcb译译码码器器二二 十十进进制制代代码码(共阴极共阴极共阴极共阴极)100101111117个个4位位 七七段段显显示示译译码码器器的的功功能能是是把把 8421 二二十十进进制制代代码码译译成成对对应应于于数数码码管管的的七七个个字字段段信信号号，驱驱动动数数码码管管显显示示出出相应的十进制数码。相应的十进制数码。七段显示译码器状态表七段显示译码器状态表七段显示译码器状态表七段显示译码器状态表gfedcbaQ3 Q2 Q1 Q0a b c d e f g 0 0 0 0 1 1 1 1 1 1 0 00 0 0 1 0 1 1 0 0 0 0 10 0 1 0 1 1 0 1 1 0 1 20 0 1 1 1 1 1 1 0 0 1 30 1 0 0 0 1 1 0 0 1 1 40 1 0 1 1 0 1 1 0 1 1 50 1 1 0 1 0 1 1 1 1 1 60 1 1 1 1 1 1 0 0 0 0 71 0 0 0 1 1 1 1 1 1 1 81 0 0 1 1 1 1 1 0 1 1 9输输输输 入入入入输输输输 出出出出显示显示显示显示数码数码数码数码 74LS247 译译码码器器接接共共阳阳极极数数码码管管。它它有有四四个个输输入入端端A3，A2，A1，A0 和七个输出端和七个输出端 。三个输入控制端：三个输入控制端：BI：灭灯输入端灭灯输入端，当它，当它等于零时，数码管各段均熄灭。等于零时，数码管各段均熄灭。LT：试灯输入端，当试灯输入端，当 BI=0，LT=0 时，数码管显示时，数码管显示 8。RBI：灭零输入端，当灭零输入端，当 BI=1，LT=1，RBI=0，只有当只有当 A3 A0 均为零均为零，数码管，数码管各段均熄灭。用来消除无效各段均熄灭。用来消除无效 0。2.2.七段译码显示器七段译码显示器七段译码显示器七段译码显示器A3A2A1A0abcdefg+5 V74LS247共阳极数码管共阳极数码管A3A2A1A074LS247 与数码管的连接与数码管的连接R来来自自计计数数器器返回返回 例例 1 下图所示是一个密码锁控制电路。开锁条件：下图所示是一个密码锁控制电路。开锁条件：(1)要拨对密码；要拨对密码；(2)将开锁开关将开锁开关 S 闭合。闭合。如果以上两个条件都得到满足，开锁信号为如果以上两个条件都得到满足，开锁信号为 1，报警，报警 信号为信号为 0，锁打开而不报警。否则开锁信号为，锁打开而不报警。否则开锁信号为 0，报警，报警 信号为信号为 1，试分析该电路的密码是多少？，试分析该电路的密码是多少？&1&1&ACY1BD1+5 VRY2开锁信号开锁信号报警信号报警信号S13.9 应用举例应用举例