硬件课程设计讲义.ppt
1计算机硬件课程设计袁静波东北大学秦皇岛分校东北大学秦皇岛分校2一、实 验 设 备硬件硬件PC机机软件软件XilinxISE8.1ModelSim3二、二、模模型型机机设设计计确定设计总要求确定设计总要求设计整机逻辑框图设计整机逻辑框图设计指令系统设计指令系统设计指令执行流程设计指令执行流程设计微操作控制信号设计微操作控制信号编写编写VHDL源程序源程序仿仿真真测测试试4总线结构总线结构:单总线，数据总线位数单总线，数据总线位数16位、地址总线位、地址总线16位；位；存储器存储器:内存容量内存容量64K*16bit控制器控制器:用硬联线控制器实现用硬联线控制器实现26位微操作控制信号位微操作控制信号运算器运算器:单累加器，实现加、减等单累加器，实现加、减等8种操作种操作外设：外设：输入：用开关输入二进制量输入：用开关输入二进制量输出：输出：7段数码管和段数码管和LED显示显示指令系统规模：指令系统规模：64条指令，条指令，7种类型，种类型，5种寻址方式种寻址方式v设计总要求设计总要求5v 整机逻辑框图6芯片引脚7v设计指令系统设计指令系统指令类型指令类型:算术算术/逻辑运算指令逻辑运算指令移位指令移位指令数据传送指令数据传送指令MOVR?A将将A中的值送入中的值送入R?中中程序跳转控制类指令程序跳转控制类指令JCMM当进位标志当进位标志R_CY=1时时,跳转到跳转到MM地址地址JZMM当零标志当零标志R_Z=1时时,跳转到跳转到MM地址地址存储器操作指令存储器操作指令MOVMM,A将将A中的值送入存储器中的值送入存储器MM地址中地址中输入输入/输出指令输出指令81：立即数寻址：立即数寻址如：如：MOVA,#II将立即数将立即数II送入累加器送入累加器A中中3：寄存器间接寻址：寄存器间接寻址：R?（R?中存放的是操作数地址）中存放的是操作数地址）4：存储器直接寻址：存储器直接寻址：EM（存储器地址，（存储器地址，8位二进制）位二进制）5：累加器寻址：累加器寻址：A2：寄存器直接寻址：寄存器直接寻址如：如：MOVA，R？将寄存器将寄存器R?的值送到累加器的值送到累加器A中中第第1个个字节字节操作码及操作码及R?选择选择011100 R?00或或01或或10或或11指令操作数寻址方式及其编码指令操作数寻址方式及其编码第第1个个字节字节第第2个字节个字节操作码操作码8位立即数位立即数II011111XX 如如26：000110109模型机指令系统模型机指令系统10v确定微操作控制信号及其实现方法确定微操作控制信号及其实现方法1.XRD：外部设备读信号，当给出了外设的地址后，输出此外部设备读信号，当给出了外设的地址后，输出此信号，从指定外设读数据。信号，从指定外设读数据。2.EMWR：程序存储器程序存储器EM写信号。写信号。3.EMRD：程序存储器程序存储器EM读信号。读信号。4.PCOE：将程序计数器将程序计数器PC的值送到地址总线的值送到地址总线ABUS上上(MAR)。5.EMEN：将程序存储器将程序存储器EM与数据总线与数据总线DBUS接通，由接通，由EMWR和和EMRD决定是将决定是将DBUS数据写到数据写到EM中，还是从中，还是从EM读出数据送到读出数据送到DBUS。6.IREN：将程序存储器将程序存储器EM读出的数据打入指令寄存器读出的数据打入指令寄存器IR。7.EINT：中断返回时清除中断响应和中断请求标志，便于下中断返回时清除中断响应和中断请求标志，便于下次中断。次中断。8.ELP：PC打入允许，与指令寄存器的打入允许，与指令寄存器的IR3、IR2位结合，控位结合，控制程序跳转。制程序跳转。9.FSTC：进位置进位置1，CY=110.FCLC：进位置进位置0，CY=01111.MAREN：将地址总线将地址总线ABUS上的地址打入地址寄存器上的地址打入地址寄存器MAR。12.MAROE：将地址寄存器将地址寄存器MAR的值送到地址总线的值送到地址总线ABUS上。上。13.OUTEN：将数据总线将数据总线DBUS上数据送到输出端口寄存器上数据送到输出端口寄存器OUT里。里。14.STEN：将数据总线将数据总线DBUS上数据存入堆栈寄存器上数据存入堆栈寄存器ST中。中。15.RRD：读寄存器组读寄存器组R0-R3，寄存器寄存器R?的选择由指令的最低的选择由指令的最低两位决定。两位决定。16.RWR：写寄存器组写寄存器组R0-R3，寄存器寄存器R?的选择由指令的最低的选择由指令的最低两位决定。两位决定。17.CN：决定运算器是否带进位移位，决定运算器是否带进位移位，CN=1带进位，带进位，CN=0不不带进位。带进位。18.FEN：将标志位存入将标志位存入ALU内部的标志寄存器。内部的标志寄存器。19.WEN：将数据总线将数据总线DBUS的值打入工作寄存器的值打入工作寄存器W中。中。20.AEN：将数据总线将数据总线DBUS的值打入累加器的值打入累加器A中。中。21.21-23:X2X0：X2、X1、X0三位组合来译码选择将数据三位组合来译码选择将数据送到送到DBUS上的寄存器。上的寄存器。22.24-26:S2S0：S2、S1、S0三位组合决定三位组合决定ALU做何种运做何种运算。算。12CPU逻辑框图逻辑框图RRDR3DBUS数据总线数据总线111RRD=0111RRD=0.STEN101011001010000IBUS指令总线指令总线X2X1X0,总线控制总线控制IRENS2S1S0AENINT_CODEICENWENEMWREMENEMRDMARENPCOEELPOUTENRRDRWRportoutkeyinSTIAPCMAREM主存储器主存储器W工作寄存器工作寄存器2:1选通选通器器A累加器累加器IRT直通门直通门L左移左移R右移右移操作操作控制器控制器R0DisplayInputABUS地地址总线址总线100110RWRALU控制控制信号信号安排安排寄存器组寄存器组移位寄存器移位寄存器操作信号操作信号中断信号中断信号堆栈寄存器堆栈寄存器中断向量寄存器中断向量寄存器D直送直送F寄存器寄存器13v设计指令执行流程设计指令执行流程根据模型机结构图设计指令系统中每条指令的执行流程根据模型机结构图设计指令系统中每条指令的执行流程.一条指令从内存取出到执行完一条指令从内存取出到执行完,需要若干个及其周期需要若干个及其周期.任何指令的第一个机器周期都是任何指令的第一个机器周期都是“取指令周期取指令周期”防止微操作之间有时序冲突防止微操作之间有时序冲突哪些微操作信息可以放到同周期哪些微操作信息可以放到同周期哪些微操作信息不可以放到同周期哪些微操作信息不可以放到同周期DBUS,ABUS,IBUS仅是传输信息的通路仅是传输信息的通路,无寄存信息的功无寄存信息的功能能,利用总线传输信息时要保证信息的唯一性利用总线传输信息时要保证信息的唯一性,ALU无寄存无寄存功能功能14指令指令指令指令功能功能操作码操作码节拍节拍数数微操作微操作控制信号控制信号_FATCH_取指令取指令000000T2(010)PCMARPCOEMARENT1(001)EMWEMENEMRDWENT0(000)WIRPC+1PCIREN指令流程：指令流程：如：如：“取指取指”流程（以表格形式表示）流程（以表格形式表示）p615开始T2(010)PCOE；MARENEMEN；EMRDWENIRENPCMAREMWWIRPC+1PCT1(001)T0(000)译码或测试译码或测试T4T3T5T4T3CPL AADD A,R?T?T3.指令执行指令执行流程图流程图16vALU设计设计S2S1S0功能功能000A+w加加001A-W减减010A|W或或011A&W与与100A+W+Cin带进位加带进位加101A-W-Cin带带进位减进位减110AA取反取反111A输出输出A图形符号图形符号:功能安排功能安排:ALUAWCinCoutS2S1S0D17v16位寄存器设计位寄存器设计LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYREGISPORT(.);ENDREG;Architecture.END;REGDENCLKRSTR18v寄存器组设计寄存器组设计SASBRDWRRSTCLKDR19vPC设计注意注意:在转入中断时在转入中断时,PC不加不加1ELP：PC打入允许，与指令寄存器的打入允许，与指令寄存器的IR3、IR2位结合，位结合，控制程序跳转控制程序跳转PCOE：将程序计数器将程序计数器PC的值送到地址总线的值送到地址总线ABUS上上LDPC：内部信号，转移控制（内部信号，转移控制（0时），时），转移地址转移地址DBUS上内容上内容ICEN取中断指令信号取中断指令信号,低有效低有效20v中断控制器设计21R_REQ R_REQ 中断请求信号中断请求信号,高有效高有效R_ACK R_ACK 中断响应信号中断响应信号,0:0:允许中断响应允许中断响应1:1:禁止中断响应禁止中断响应ICEN ICEN 取中断指令信号取中断指令信号,低有效低有效EINT EINT 中断结束信号中断结束信号,低有效低有效IREN IRIREN IR寄存器写允许寄存器写允许-当当IR寄存器写允许寄存器写允许(IREN=0),有中断请求信号有中断请求信号(R_REQ=1),-且允许中断响应且允许中断响应(R_ACK=0),则使取中断指令控制信号有效则使取中断指令控制信号有效(ICEN=0)-在取中断指令时在取中断指令时,需要禁止中断响应需要禁止中断响应(R_ACK=R_REQ;)-当当ICEN=0时时,将中断指令码送指令总线将中断指令码送指令总线 I_BUS EMWREMWREMWR=1;ENDCASE;.ENDPROCESS;25 注意事项注意事项1 1：按题目要求进行设计，不许私自更改题目及内容：按题目要求进行设计，不许私自更改题目及内容2 2：独立完成独立完成，除指定内容外，其余内容不许雷同、不许，除指定内容外，其余内容不许雷同、不许抄袭抄袭3 3：设计报告内容要完整，格式正确。：设计报告内容要完整，格式正确。4 4：验收与答辩：验收与答辩：准时验收、准时交设计报告，否则按准时验收、准时交设计报告，否则按不及格处理不及格处理，验，验收时间由各班指导教师安排收时间由各班指导教师安排5 5：先做需上机部分，指令系统设计部分可后做：先做需上机部分，指令系统设计部分可后做26计算机组成原理课程设计时间安排计算机组成原理课程设计时间安排1212月月2020日日1212月月3131日（日（1717周周1818周）周）地点：实验室地点：实验室17-18周周上机时间表上机时间表一一二二三三四四五五上午上午40601406021-2节节40605，406064060340604下午下午5-6节节40403，40604406014060240605406061班和班和3班验收时间：班验收时间：18周周二下午，周周二下午，14:0018:0027计算机组成原理课程设计时间安排计算机组成原理课程设计时间安排1212月月2020日日1212月月3131日（日（1717周周1818周）周）地点：实验室地点：实验室17-18周周上机时间表上机时间表1班验收时间：班验收时间：18周周三下午，周周三下午，15:0017:003班验收时间：班验收时间：18周周三下午，周周三下午，14:0016:00 星期星期时间时间一一二二三三四四五五上午上午40703407034070440704407014070140702407024070540705407064070640703407034070440704下午下午4070140701407024070240705407054070640706407034070340704407044070140701407024070240705407054070640706
