第三章-存储器.ppt
第三章 存储器存储器的分类存储器的分类随机存取存储器随机存取存储器只读存储器只读存储器半导体存储器与半导体存储器与CPU的连接的连接外存储器(自学)外存储器(自学)第一节 存储器的分类n除采用磁、光原理的辅存外,其它存储器主要都是采用半导体存储器n本章介绍采用半导体存储器及其组成主存的方法CPUCACHE主存(内存)主存(内存)辅存(外存)辅存(外存)第一节 存储器的分类(续)详细展开,注意对比一、RAM分类组成单元组成单元速度速度集成度集成度应用应用双极型双极型RAM触发器触发器快快低低速度要求高速度要求高 的位片式微机的位片式微机 SRAM触发器触发器快快低低小容量系统小容量系统DRAM极间电容极间电容慢慢高高大容量系统大容量系统二、ROM分类n掩膜掩膜ROM:信息制作在芯片中,不可更改nPROM:允许一次编程,此后不可更改nEPROM:用紫外光擦除,擦除后可编程;并允许用户多次擦除和编程nEEPROM(E2PROM):采用加电方法在线进行擦除和编程,也可多次擦写nFlash Memory(闪存):能够快速擦写的EEPROM,但只能按块(Block)擦除三、半导体存储器芯片的结构 存储体n每个存储单元具有一个唯一的地址,可存储1位(位片结构)或多位(字片结构)二进制数据n存储容量与地址、数据线个数有关:芯片的存储容量 2MN 存储单元数存储单元的位数 M:芯片的地址线根数 N:芯片的数据线根数 示例示例 地址译码电路译译码码器器A5A4A3A2A1A06301存储单元存储单元64个单元个单元行行译译码码A2A1A0710列译码列译码A3A4A501764个单元个单元单译码双译码 片选和读写控制逻辑n片选端CS或CEn有效时,可以对该芯片进行读写操作n输出OEn控制读操作。有效时,芯片内数据输出n该控制端对应系统的读控制线n写WEn控制写操作。有效时,数据进入芯片中n该控制端对应系统的写控制线第二节 随机存取存储器静态静态RAMSRAM 2114SRAM 6264动态动态RAMDRAM 2116DRAM 2164一、静态随机存取存储器SRAMnSRAM的基本存储单元是触发器电路n每个基本存储单元存储二进制数一位n许多个基本存储单元形成行列存储矩阵nSRAM一般采用“字结构”存储矩阵:n每个存储单元存放多位(4、8、16等)n每个存储单元具有一个地址SRAM芯片2114n存储容量为10244n18个引脚:n10根地址线A9A0n4根数据线I/O4I/O1n片选CSn读写WE123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4WEA6A5A4A3A0A1A2CSGND功能功能SRAM芯片6264n存储容量为8K8n28个引脚:n13根地址线A12A0n8根数据线D7D0n片选CEn读写WE、OE功能功能思考题下列下列SRAM芯片需多少地址输入端芯片需多少地址输入端?多少数据输入端多少数据输入端?(1)512X 4位位 (2)1K8位位 (3)2K1位位(4)64K1位位 (5)2K4位位 (6)4K1位位(7)16K1位位 (8)256K1位位 (9)512K4位位(10)16KB (11)64KB二、动态随机存取存储器DRAMnDRAM的基本存储单元是单个场效应管及其极间电容n必须配备“读出再生放大电路”进行刷新n每个基本存储单元存储二进制数一位n许多个基本存储单元形成行列存储矩阵nDRAM一般采用“位结构”存储体:n每个存储单元存放一位n需要8个存储芯片构成一个字节单元n每个字节存储单元具有一个地址DRAM芯片2116n存储容量为16K1n16个引脚:n7根地址线A6A0n1根数据输入线DINn1根数据输出线DOUTn行地址选通RASn列地址选通CASn读写控制WEVBBDINWERASA0A1A2VDDVSSCASDOUTA6A3A4A5VCC12345678161514131211109DRAM芯片2116(续)存储地址需要分两批传送存储地址需要分两批传送n行地址选通信号RAS有效,开始传送行地址n随后,列地址选通信号CAS有效,传送列地址,CAS相当于片选信号n读写信号WE读有效n数据从DOUT引脚输出或输入DRAM芯片2164n存储容量为64K1n16个引脚:n8根地址线A7A0n1根数据输入线DINn1根数据输出线DOUTn行地址选通RASn列地址选通CASn读写控制WENCDINWERASA0A2A1GNDVSSCASDOUTA6A3A4A5A712345678161514131211109第三节 只读存储器EPROMEPROM 2716EPROM 2764EPROMn顶部开有一个圆形的石英窗口,用于紫外线透过擦除原有信息n一般使用专门的编程器(烧写器)进行编程n编程后,应该贴上不透光封条EPROM芯片2716n存储容量为2K8n24个引脚:n11根地址线A10A0n8根数据线DO7DO0n片选/编程CE/PGMn读写OEn编程电压VPP功能功能VDDA8A9VPPOEA10CE/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0DO0DO1DO2VssEPROM芯片2764n存储容量为8K8n28个引脚:n13根地址线A12A0n8根数据线D7D0n片选CEn编程PGMn读写OEn编程电压VPPVppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGMNCA8A9A11OEA10CED7D6D5D4D312345678910111213142827262524232221201918171615思考题v下述EPROM改写过程,其中正确的是 。A)使写信号有效就可以改写B)先用高电压擦除,再改写新数据C)先用紫外线擦除,再用高电压写新数据D)先用紫外线擦除,再用+5v电压写新数据答案:答案:C思考题vEPROM是指 。A)只读存储器B)可编程的只读存储器C)可擦除可编程的只读存储器D)电可改写只读存储器 答案:答案:C思考题v计算机内存芯片一般采用 。A)DRAM B)SRAM C)EPROM D)ROM 答案:答案:A思考题v如果存储器有4096个记忆元件,每个存储单元为4位二进制数,采用双译码方式,则所需的地址译码输出线的最少数目是 。A)10 B)32 C)64 D)1024答案:答案:C思考题v若256K位(bit)的SRAM芯片具有8条数据线,则它具有的地址线条数为 。A)14 B)15 C)17 D)18 答案:答案:B思考题v一个SRAM芯片,有14条地址线和8路数据线。问该芯片最多能存储ASCII码字符的个数为 。A)16384 B)32768 C)256 D)14 答案:答案:A思考题vEPROM不同于ROM,是因为 。A)EPROM只能改写一次 B)EPROM只能读不能写C)EPROM可以多次改写D)EPROM断电后信息会丢失 答案:答案:C第四节 半导体存储器与CPU的连接n这是本章的重点内容这是本章的重点内容nSRAM、EPROM与与CPU的连接的连接n译码方法同样适合译码方法同样适合I/O端口端口一、存储芯片与CPU的连接存储芯片的数据线存储芯片的地址线存储芯片的片选端存储芯片的读写控制线1.存储芯片数据线的处理n若芯片的数据线正好若芯片的数据线正好8根:根:n一次可从芯片中访问到8位数据n全部数据线与系统的8位数据总线相连n若芯片的数据线不足若芯片的数据线不足8根:根:n一次不能从一个芯片中访问到8位数据n利用多个芯片扩充数据位n这个扩充方式简称“位扩展”位扩展2114(1)A9A0I/O4I/O1片选片选D3D0D7D4A9A02114(2)A9A0I/O4I/O1CECE举例用10241位的芯片组成1KB RAM的方框图2.存储芯片地址线的连接n芯片的地址线通常应全部与系统的低位地址总线相连n寻址时,这部分地址的译码是在存储芯片内完成的,我们称为“片内译码”片内译码000H001H002H3FDH3FEH3FFH全全0全全1000000010010110111101111范围(范围(16进制)进制)A9A03.存储芯片片选端的译码n存储系统常需利用多个存储芯片扩充容量n也就是扩充了存储器地址范围n进行“地址扩充”,需要利用存储芯片的片选端对多个存储芯片(组)进行寻址n这个寻址方法,主要通过将存储芯片的片选端与系统的高位地址线相关联来实现n这种扩充简称为“地址扩展”或“字扩展”片选端常有效片选端常有效(续)译码和译码器n译码:将某个特定的“编码输入”翻译为唯一“有效输出”的过程n译码电路更多的是采用集成译码器l常用的2:4译码器74LS139l常用的3:8译码器74LS138l常用的4:16译码器74LS154 全译码n所有的系统地址线均参与对存储单元的译码寻址n包括低位地址线对芯片内各存储单元的译码寻址(片内译码),高位地址线对存储芯片的译码寻址(片选译码)n采用全译码,每个存储单元的地址都是唯一的,不存在地址重复n译码电路可能比较复杂、连线也较多示例示例全译码示例A15 A14A13A16CBAE3138 2764A19A18A17A12A0CEY6E2E1IO/M1C000H1DFFFH全全0全全10 0 0 1 1 1 00 0 0 1 1 1 0地址范围地址范围A12A0A19A18A17A16A15A14 A13 局部译码n只有部分(高位)地址线参与对存储芯片的译码n每个存储单元将对应多个地址(地址重复),需要选取一个可用地址n可简化译码电路的设计n但系统的部分地址空间将被浪费示例示例局部译码示例138A17 A16A11A0A14 A13A12(4)(3)(2)(1)2732273227322732CBAE3E2E1IO/MCECECECEY0Y1Y2Y3A19 A15A14 A12A11A0一个可用地址一个可用地址123410101010000001010011全全0全全1全全0全全1全全0全全1全全0全全120000H20FFFH21000H21FFFH22000H22FFFH23000H23FFFH 线选译码n只用少数几根高位地址线进行芯片的译码,且每根负责选中一个芯片(组)n虽构成简单,但地址空间严重浪费n必然会出现地址重复n一个存储地址会对应多个存储单元n多个存储单元共用的存储地址不应使用示例示例线选译码示例A14A12A0A13(1)2764(2)2764 CECEA19 A15A14 A13A12A0一个可用地址一个可用地址121 00 1全全0全全1全全0全全104000H05FFFH02000H03FFFH切记:A14 A1300的情况不能出现00000H01FFFH的地址不可使用4.存储芯片的读写控制n芯片芯片OE与系统的读命令线相连与系统的读命令线相连n当芯片被选中、且读命令有效时,存储芯片将开放并驱动数据到总线n芯片芯片WE与系统的写命令线相连与系统的写命令线相连n当芯片被选中、且写命令有效时,允许总线数据写入存储芯片二、存储芯片与CPU的配合n存存储储芯芯片片与与CPU总总线线的的连连接接,还还有有两两个很重要的问题:个很重要的问题:nCPU的总线负载能力的总线负载能力nCPU能能否否带带动动总总线线上上包包括括存存储储器器在在内内的的连接器件连接器件n存储芯片与存储芯片与CPU总线时序的配合总线时序的配合nCPU能否与存储器的存取速度相配合能否与存储器的存取速度相配合举例:全译码法字扩展举例:局部译码法字扩展举例:线选法A15 A14 A13 A12 A11 A10地址分布0 0 1 1 1 0第一组:3800H3BFFH0 0 1 1 0 1第二组:3400H07FFH0 0 1 0 1 1第三组:2C00H2FFFH0 0 0 1 1 1第四组:1C00H1FFFH举例:字位全扩展举例:只读存储器的扩展举例v某微机系统需扩展内存RAM32KB,扩充的内存空间为10000H开始的连续存储区,存储芯片采用16K8的RAM芯片,CPU为8086,下图是未完成的存储器结构连接图。(1)试根据要求补充完成存储器结构的连接图。(2)写出各片RAM的所在地址空间。举例v某某微微机机系系统统中中,CPUCPU和和EPROMEPROM的的连连接接如如图图所所示示,求此存储芯片的存储容量及地址空间范围求此存储芯片的存储容量及地址空间范围。举例n用用8 8片片21142114(1K41K4)的的RAMRAM构构成成4K84K8位位的的存存储储器器,并并和和8 8位位的的微微处处理理器器连连接接,如如图图所所示示。试试求求:(1 1)4KB 4KB RAMRAM的的地地址址范范围。(围。(2 2)存储器有无重叠区?为什么?)存储器有无重叠区?为什么?思考题v若由1K1位的RAM芯片组成一个容量为8K字(16位)的存储器时,需要该芯片数为 。A)128片 B)256片 C)64片 D)32片答案:答案:A思考题v使用256KB4的存储器芯片组成1MB的存储器系统,其地址线至少需要 。A)20条 B)16条 C)24条 D)12条 答案:答案:A思考题存储器和CPU之间连接时,应考虑的问题包括 。a.总线负载能力 b.时序配合c.地址分配 d.控制信号连接A)a,b,c B)a,b,d C)b,c,d D)a,b,c,d 答案:答案:D思考题用下列芯片构成8位64KB存储器模块,各需多少块芯片?(1)4K8位 (2)16K4位(3)32K8位 (4)1K4位第五节 外存储器n本节请本节请大家自学。大家自学。作 业P.14 28补充:补充:某PC机的地址译码器如图所示,请回答以下问题:(1)每片RAM的最大容量为多少单元?(2)若存储器均为8K8的芯片,是否存在地址重叠?(3)写出RAM0、RAM5的地址范围。结束结束8K8位的SRAM芯片6264SRAM 2114的功能工作方式工作方式CSWEI/O4I/O1未选中未选中读操作读操作写操作写操作10010高阻高阻输出输出输入输入SRAM 6264的功能工作方式工作方式CEWEOED7D0未选中未选中读操作读操作写操作写操作1001001高阻高阻输出输出输入输入EPROM 2716的功能工作方式工作方式CE/PGMOEVCCVPPDO7DO0待用待用15V5V高阻高阻读出读出005V5V输出输出读出禁止读出禁止015V5V高阻高阻编程写入编程写入正脉冲正脉冲15V25V输入输入编程校验编程校验005V25V输出输出编程禁止编程禁止015V25V高阻高阻译码器74LS13812345678910111213141516ABCE1E2E3Y7GNDY6Y5Y4Y3Y2Y1Y0Vcc74LS138引脚图引脚图Y0Y1Y2Y3Y4Y5Y6Y7E3E2E1CBA74LS138原理图原理图示例示例74LS138连接示例E3E2E1CBAY0Y1Y2Y3Y4Y5Y6Y774LS1385VA19A18A17A16A15