第四讲 逻辑设计技术(1).ppt

第四讲 逻辑设计技术（1）1、前言什么是逻辑设计技术通常也称之为原理图设计，是设计过程中的重要一环。但逻辑设计绝对不是“画原理图”。逻辑设计需要解决主要的硬件体系结构选择。能否独立进行逻辑设计是工程师是否称职的重要标志。当然，独立进行逻辑设计并非意味着不与同事、供应商交流，不参考源厂的DEMO，不参考其他相近的设计，事实上我们从事的“新设计”，往往都是有参考的。逻辑设计的步骤需求设计验证晶体管的驱动能力是用其导电因子晶体管的驱动能力是用其导电因子来表示的，来表示的，值越大，其驱动能力越强。多个管子的串、并值越大，其驱动能力越强。多个管子的串、并情况下，其等效导电因子应如何推导？情况下，其等效导电因子应如何推导？1 1、两管串联：两管串联：二 MOS管的串、并联特性设：设：VtVt相同，工作在线性区。相同，工作在线性区。将上式代入（将上式代入（1）得：）得：由等效管得：由等效管得：比较（比较（3）（）（4）得：）得：同同理理可可推推出出N个个管管子子串串联联使使用用时时，其其等等效效增增益益因子为：因子为：2、两管并联：同理可证，同理可证，N个个Vt相等的管子并联使用时：相等的管子并联使用时：三、反向器逻辑表达式：真值A：01Y：10Spice 语言描述cmos.OPTIONS LIST NODE POST.TRAN 200P 40N.PRINT TRAN V(IN)V(OUT)M1 OUT IN VCC VCC PCH L=0.5U W=100UM2 OUT IN 0 0 NCH L=0.5U W=100UVCC VCC 0 5VIN IN 0 0 PULSE.2 4.8 0N 1N 1N 5N 12NCLOAD OUT 0.75P.MODEL PCH PMOS LEVEL=1.MODEL NCH NMOS LEVEL=1.END模拟结果驱动能力标准反标准反相器的相器的导电因导电因子为子为n=pn=p，要求要求有有四 与门表达式Spice 程序and.OPTIONS LIST NODE POST.TRAN 200P 110N.PRINT TRAN M1 VCC INa 1 1 NCH L=0.5U W=100UM2 1 INb out out NCH L=0.5U W=100UR out 0 1kVCC VCC 0 5VINa INa 0 0 PULSE.2 4.8 0N 1N 1N 10N 22NVINb INb 0 0 PULSE.2 4.8 0N 1N 1N 21N 44N.MODEL NCH NMOS LEVEL=1.END结果分析电流：输出电压：五 或门X=a+bSpice程序or.OPTIONS LIST NODE POST.TRAN 200P 110N.PRINT TRAN V(a)v(b)V(OUT)M1 VCC INb OUT OUT NCH L=0.5U W=100UM2 VCC INa OUT OUT NCH L=0.5U W=100UR OUT 0 1kVCC VCC 0 5VINa INa 0 0 PULSE.2 4.8 0N 1N 1N 10N 22NVINb INb 0 0 PULSE.2 4.8 0N 1N 1N 21N 44N.MODEL NCH NMOS LEVEL=1.END结果分析电流输出电压六 与非门表达式Spice 程序nand.OPTIONS LIST NODE POST.TRAN 200P 110N.PRINT TRAN V(INa)v(INb)V(OUT)M1 OUT INb VCC VCC PCH L=0.5U W=10UM2 OUT INa VCC VCC PCH L=0.5U W=10UM3 OUT INb p12 p12 NCH L=0.5U W=10UM4 p12 INa 0 0 NCH L=0.5U W=10UVCC VCC 0 5VINa INa 0 0 PULSE.2 4.8 0N 1N 1N 10N 22NVINb INb 0 0 PULSE.2 4.8 0N 1N 1N 21N 44N.MODEL PCH PMOS LEVEL=1.MODEL NCH NMOS LEVEL=1.END模拟结果在一个组合逻辑电路中，为了使各种组合门电路之间能在一个组合逻辑电路中，为了使各种组合门电路之间能够很好地匹配，各个逻辑门的驱动能力都要与标准反相够很好地匹配，各个逻辑门的驱动能力都要与标准反相器相当。即在最坏工作条件下，各个逻辑门的驱动能力器相当。即在最坏工作条件下，各个逻辑门的驱动能力要与标准反相器的特性相同。要与标准反相器的特性相同。设：标准反相器的导电因子为设：标准反相器的导电因子为n=pn=p，逻逻 辑辑 门门：n1=n2=n n1=n2=n p1=p2=pp1=p2=p分析（1）a a，b=1b=1，1 1时，下拉管的等效导电因子：时，下拉管的等效导电因子：effneffn=n/2=n/2（2 2）a a，b=0b=0，0 0时，上拉管的等效导电因子：时，上拉管的等效导电因子：effpeffp=2p=2p（3）a a，b=1b=1，0 0或或0 0，1 1时，上拉管的等效导电因子：时，上拉管的等效导电因子：effpeffp=p=p综合以上情况，在最坏的工作情况下，即：（综合以上情况，在最坏的工作情况下，即：（1 1）、（）、（3 3），应使：），应使：effpeffp=p=p=p=p；effneffn=n/2=n=n/2=n 即要求即要求p p管的沟道宽度比管的沟道宽度比n n管大管大1.251.25倍以上。倍以上。七 或非门逻辑表达式：真值A：0 0 1 1B：0 1 0 1Y：1 0 0 0Spice 程序nor.OPTIONS LIST NODE POST.TRAN 200P 110N.PRINT TRAN V(a)v(b)V(OUT)M1 p12 INb VCC VCC PCH L=0.5U W=10UM2 OUT INa p12 p12 PCH L=0.5U W=10UM3 OUT INb 0 0 NCH L=0.5U W=10UM4 OUT INa 0 0 NCH L=0.5U W=10UVCC VCC 0 5VINa INa 0 0 PULSE.2 4.8 0N 1N 1N 10N 22NVINb INb 0 0 PULSE.2 4.8 0N 1N 1N 21N 44N.MODEL PCH PMOS LEVEL=1.MODEL NCH NMOS LEVEL=1.END模拟结果(1)(1)当当a a，b=0b=0，0 0 时，下拉管的等效导电因子：时，下拉管的等效导电因子：effpeffp=p/2=p/2(2)(2)当当a a，b=1b=1，1 1时，上拉管的等效导电因子：时，上拉管的等效导电因子：effneffn=2n=2n(3)(3)当当 a a，b=1b=1，0 0或或 0 0，1 1时时，上上 拉拉 管管 的的 等等 效效 导导 电电 因因 子子：effneffn=n=n综合以上情况，在最坏的工作情况下，即：（综合以上情况，在最坏的工作情况下，即：（1 1）、（）、（3 3），应使：），应使：effpeffp=p/2=p=p/2=p；effneffn=n=n=n=n 即：即：p=2np=2n 所以所以 Wp/Wn=2n/pWp/Wn=2n/p 2 2 2.5=5 2.5=5 即要求即要求p p管的宽度要比管的宽度要比n n管宽度大管宽度大5 5倍。倍。分析八、传输门（1）单管传输门）单管传输门一一个个MOS管管可可以以作作为为一一个个开开关关使使用用，电电路路中中Cl是是其其负负载载电电容。容。当当Vg=0时，时，T截止，相当于开关断开。截止，相当于开关断开。当当Vg=1时，时，T导通，相当于开关合上。导通，相当于开关合上。ViVg-Vt时：输入端处于开启状态，设初始时时：输入端处于开启状态，设初始时Vo=0，则则Vi刚加上时，输出端也处于开启状态，刚加上时，输出端也处于开启状态，MOS管导管导通，沟道电流对负载电容通，沟道电流对负载电容C充电，至充电，至Vo=Vi。ViVg-Vt时时：输输入入沟沟道道被被夹夹断断，设设初初使使VoVg-Vt，则则Vi刚刚加加上上时时，输输出出端端导导通通，沟沟道道电电流流对对C充充电电，随随着着Vo的的上上升升，沟沟道道电电流流逐逐渐渐减减小小，当当Vo=Vg-Vt时时，输输出出端也夹断，端也夹断，MOS管截止，管截止，Vo保持保持Vg-Vt不变。不变。综上所述：综上所述：ViVg-Vt时，时，MOS管无损地传输信号管无损地传输信号ViVg-Vt时时，Vo=Vg-Vt信信号号传传输输有有损损失失，为为不不使使Vo有有损失需增大损失需增大Vg（2）CMOS传输门传输门为了解决为了解决NMOS管管在传输时的信号损在传输时的信号损失，通常采用失，通常采用CMOS传输门作为传输门作为开关使用。它是由开关使用。它是由一个一个N管和一个管和一个P管构成。工作时，管构成。工作时，NMOS管的衬底接管的衬底接地，地，PMOS管的衬管的衬底接电源，且底接电源，且NMOS管栅压管栅压Vgn与与PMOS管的栅压管的栅压Vgp极性相反。极性相反。ViVoVddVgp=1，Vgn=0时：双管截止，相当于开关断开；时：双管截止，相当于开关断开；Vgp=0，vgn=1时：双管有下列三种工作状态：时：双管有下列三种工作状态：ViVgn-Vtn N管导通，管导通，Vi Vgp-|Vtp|P管截止管截止 Vi通过通过n管对管对C充电至：充电至：Vo=ViViVgp-|Vtp|P管导通管导通 Vi通过双管对通过双管对C充电至：充电至：Vo=ViVi Vgn-Vtn N管截止，管截止，Vi Vgp-|Vtp|P管导通管导通 Vi通过通过P管对管对C充电至：充电至：Vo=Vi通通过过上上述述分分析析，CMOS传传输输门门是是较较理理想想的的开开关关，它它可可将信号无损地传输到输出端。将信号无损地传输到输出端。作业讨论：在相同的特征尺寸时，串联起来不同沟道宽度的nmos（VG大于零）和pmos（VG小于零）通过的单位宽度电流密度变化。并试论对在VG改变时对开关速度的影响。讨论：在传输门中，为什么要求导通时有Vi Vgn-Vtn才能实现无损传输？