在系统可编程技术与应用(第二章)PLD.ppt

第二章可编程逻辑器件原理与应用n2.1 可编程逻辑器件的表示法、基本结构n2.2 可编程只读存储器n2.3 可编程阵列逻辑器件PALn2.4 通用阵列逻辑器件GAL2021/9/17112.1 可编程逻辑器件的表示法、基本结构2.1.1 可编程逻辑器件的表示法电路符号表示：表2 1 电路符号表示2021/9/1722图2 1 PLD缓冲器表示法1.PLD缓冲器表示法 2021/9/1734图2 2与门表示法 由于PLD阵列规模较大，因此采用简化方法：竖线：为一组输入信号，与横线交叉点的状态表示输入信号是否接到输入端。2.PLD与门表示法2021/9/17453.PLD连接法“”：表示固定连接，不能通过编程改变；“”：表示可编程连接，可以通过编程将其断开；既无“”也无“”：表示断开。图2 3 PLD连接法2021/9/1753图2 4PLD中与阵列的表示与门乘积项4.PLD中与阵列的表示2021/9/17665.PLD中或阵列的表示或门或项图2 5PLD中或阵列的表示2021/9/1777图2 6与门的省缺情况 6.与门的省缺情况2021/9/17882.1.2可编程逻辑器件的基本结构图图2 7 PLD 的的 基基 本本 结结 构构 图图输输入入电电路路与与阵阵列列输输出出电电路路或或阵阵列列输输入入项项乘乘积积项项或或项项输输入入输输出出PLD的基本结构如图2 7所示，它由输入电路、与阵列、或阵列、输出电路四部分组成。2021/9/1799PLD 的的 基基 本本 结结 构构 图图输输入入电电路路与与阵阵列列输输出出电电路路或或阵阵列列输输入入项项乘乘积积项项或或项项输输入入输输出出输入缓冲电路用以产生输入输入缓冲电路用以产生输入变量的原变量和反变量，并变量的原变量和反变量，并提供足够的驱动能力。提供足够的驱动能力。输入缓冲电路输入缓冲电路(a)一般画法一般画法 (b)PLD 中的习惯画法中的习惯画法(a)(b)AAAAAA1.输入电路2021/9/171010 由多个多输入与由多个多输入与门组成，用以产生输门组成，用以产生输入变量的各乘积项。入变量的各乘积项。例例如如 CABCCABBAW7=ABCABCW0=与阵列与阵列PLD 的的 基基 本本 结结 构构 图图输输入入电电路路与与阵阵列列输输出出电电路路或或阵阵列列输输入入项项乘乘积积项项或或项项输输入入输输出出2.与阵列2021/9/171111 由多个多输入与由多个多输入与门组成，用以产生输门组成，用以产生输入变量的各乘积项。入变量的各乘积项。PLD 的的 基基 本本 结结 构构 图图输输入入电电路路与与阵阵列列输输出出电电路路或或阵阵列列输输入入项项乘乘积积项项或或项项输输入入输输出出CABCCA BBAW7=ABCABCW0=与阵列的与阵列的PLD 习惯画法习惯画法2.与阵列2021/9/171212由图可得由图可得 Y1=ABC+ABC+ABC Y2=ABC+ABC Y3=ABC+ABC例例如如 ABCY3Y2Y1与阵列与阵列或阵列或阵列PLD 的的 基基 本本 结结 构构 图图输输入入电电路路与与阵阵列列输输出出电电路路或或阵阵列列输输入入项项乘乘积积项项或或项项输输入入输输出出 由多个多输由多个多输入或门组成，用入或门组成，用以产生或项，即以产生或项，即将输入的某些乘将输入的某些乘积项相加。积项相加。3.或阵列2021/9/171313PLD 的的 基基 本本 结结 构构 图图输输入入电电路路与与阵阵列列输输出出电电路路或或阵阵列列输输入入项项乘乘积积项项或或项项输输入入输输出出 PLD 的输出回路因器件的不同而有所不的输出回路因器件的不同而有所不同，但总体可分为固定输出和可组态输出两同，但总体可分为固定输出和可组态输出两大类。大类。4.输出电路2021/9/171414PLD的基本结构组成功能输入电路输入缓冲器产生输入变量的原变量和反变量与阵列与门阵列产生输入变量的与项(乘积项)或阵列或门阵列将与阵列输出的乘积项有选择的进行或运算，形成与或式，实现各种与、或结构的函数输出电路 三态门 寄存器产生输出信号，提供反馈信号表2 2 PLD的基本结构2021/9/171515PLD的基本结构n电路主体是“与阵列”和“或阵列”，从输出端可得到输入变量的乘积项之和，因此可实现任何组合逻辑函数。n再配以触发器，就可实现时序逻辑函数。2021/9/171616类型类型与阵列与阵列或阵列或阵列输出电路输出电路PROM(可编程可编程 ROM)固定固定可编程可编程固定固定FPLA(Field Programmable Logic Array)可编程逻辑阵列可编程逻辑阵列可编程可编程可编程可编程固定固定PAL(Programmable Array Logic)可编程阵列逻辑可编程阵列逻辑可编程可编程固定固定固定固定GAL(Genetic Array Logic)通用阵列逻辑通用阵列逻辑可编程可编程固定固定可组态可组态PLD结构汇总表表2 3 PLD结构汇总表2021/9/1717171.PROM结构图2 8 PROM结构2021/9/1718182.FPLA结构图2 9 基本的FPLA结构2021/9/1719192.可编程逻辑阵列FPLAnFPLA的与阵列及或阵列均是可编程的，其灵活性较大，但也带来编程困难、价格较高的问题。nFPLA器件一般采用熔丝工艺，一次编程后，不能再改写，给使用者带来不方便，而且一旦选用了某种FPLA电路。其输出和反馈结构也就固定下来，不能再作改动。2021/9/1720203.PAL结构 图2 10 PAL结构2021/9/1721213.可编程阵列逻辑PALn双极型工艺制作，熔丝编程方式。n与阵列可编程，或阵列固定。n通过对与逻辑阵列编程可以获得不同形式的组合逻辑函数。n常见的PAL器件中，输入变量最多的可达20个，与阵列的乘积项有80个，或逻辑阵列输出端最多有10个，每个或门的输入端最多达到16个。nPAL工作速度高，价格较便宜。2021/9/1722224.通用阵列逻辑GALnGAL可重复编程、工作速度高、价格低、具有强大的编程工具和软件支撑，并且用可编程的输出逻辑宏单元取代固定输出电路，因而功能更强。2021/9/172323 1PLD主要由哪几部分组成？各部分有什么作用？2按编程部位分，PLD分几种类型？3PLD的主要优点有哪些？4PAL的结构特点是什么？作业2021/9/172424