脉冲教学PPT6.ppt

第六章第六章 时序电路的分析与设计时序电路的分析与设计 教学要求：教学要求：1 1、掌握寄存器、移位寄存器、计数器、顺序脉冲发生器、掌握寄存器、移位寄存器、计数器、顺序脉冲发生器 及时序逻辑电路的分析和设计方法。及时序逻辑电路的分析和设计方法。2 2、掌握时序逻辑电路的共同特点和一般分析、设计方、掌握时序逻辑电路的共同特点和一般分析、设计方 法，对于任何同步时序逻辑电路能够用法，对于任何同步时序逻辑电路能够用SSISSI组件自行设组件自行设 计。计。3 3、对所讲的常用时序逻辑部件的功能、原理和主要用途、对所讲的常用时序逻辑部件的功能、原理和主要用途 要熟练掌握，并能以这几种要熟练掌握，并能以这几种MSIMSI为组件，设计其它功为组件，设计其它功 能的时序逻辑电路。能的时序逻辑电路。时序电路概述时序电路概述 一、组合逻辑电路一、组合逻辑电路 在组合逻辑电路中，任一时刻的输出仅与该时刻输在组合逻辑电路中，任一时刻的输出仅与该时刻输 入变量的取值有关，而与输入变量的历史情况无关。入变量的取值有关，而与输入变量的历史情况无关。1 1、框图：框图：2 2、表达式：、表达式：3 3、特点：、特点：输出只取决于当时的输入。输出只取决于当时的输入。无反馈。无反馈。和时间和时间T T无关。无关。无记忆功能。无记忆功能。二、时序电路时序电路在时序逻辑电路中，任一时刻的输出不仅与该时刻在时序逻辑电路中，任一时刻的输出不仅与该时刻输入变量的取值有关，而且与电路的原输入变量的取值有关，而且与电路的原状态，即与过去状态，即与过去的输入情况有关。的输入情况有关。1 1、框图：、框图：X X：外部输入信号；：外部输入信号；Q Q ：存储电路的状态输出：存储电路的状态输出 Z Z：外部输出信号；：外部输出信号；Y Y ：存储电路的激励信号：存储电路的激励信号2 2、表达式：、表达式：A A、输出方程：、输出方程：B B、驱动方程：驱动方程：（激励方程）（激励方程）C C、状态方程：、状态方程：3 3、特点：、特点：A A、输出不仅与该时刻电路的输入信号有关，而且还输出不仅与该时刻电路的输入信号有关，而且还 与电路与电路过去的输入情况有关。过去的输入情况有关。B B、有反馈。有反馈。C C、与时间、与时间T T有关。有关。D D、有记忆功能。有记忆功能。三、时序电路的分类三、时序电路的分类1 1、按工作方式、按工作方式 A A、同步时序电路：同步时序电路：在同步时序电路中，存储元件状态在同步时序电路中，存储元件状态 的更新是靠的更新是靠同一个同一个CPCP时钟脉冲，时钟脉冲，且在时钟脉冲的且在时钟脉冲的特特 定时刻定时刻更新存储元件状态。更新存储元件状态。B B、异步时序电路：异步时序电路：在异步时序电路中，各存储元件状在异步时序电路中，各存储元件状 态的更新由态的更新由不同的不同的CPCP时钟时钟脉冲在脉冲在特定时刻特定时刻决定。决定。2 2、按输入与输出的关系、按输入与输出的关系 A A、米里型电路米里型电路Mealy Mealy：输出由输出由外部输入外部输入和内部状态来和内部状态来 决定。决定。B B、模尔型、模尔型电路电路Moore Moore：输出仅由内部状态来决定。输出仅由内部状态来决定。3 3、几种不同类型的时序电路、几种不同类型的时序电路 A A、同步时序电路米里型：同步时序电路米里型：(有有输入信号）输入信号）B B、同步时序电路模尔型：同步时序电路模尔型：（无无输入信号）输入信号）（J J、K K悬浮相当悬浮相当 于接高电平。）于接高电平。）在电路设计中严禁采在电路设计中严禁采 用此方式获得高电平。用此方式获得高电平。C C、异步时序电路模尔型：异步时序电路模尔型：四、时序电路的功能描述四、时序电路的功能描述 1 1、逻辑方程式、逻辑方程式 输出方程：输出方程：驱动方程驱动方程(激励方程激励方程)：状态方程：状态方程：2 2、时序电路的状态表和状态图时序电路的状态表和状态图 状态表和状态图是研究时序电路的主要逻辑工具。状态表和状态图是研究时序电路的主要逻辑工具。在在时时序序电电路路中中，其其状状态态是是由由时时序序电电路路中中存存储储电电路路的的输输出出给给出出。在在采采用用触触发发器器构构成成存存储储电电路路时时，触触发发器器的的状状态就称为时序电路的状态。态就称为时序电路的状态。3 3、MealyMealy型电路的状态图和状态表：型电路的状态图和状态表：在在mealymealy型型电电路路中中，时时序序电电路路的的输输出出与与它它的的现现态态及及输输入入都都有有关关。在在状状态态图图中中，常常在在箭箭头头上上标标注注的的是是输输入入输出，而在输出，而在状态表状态表中，其表列的是：输入中，其表列的是：输入/初态、初态、次态输出。次态输出。A A、已知一时序电路的次态真值表，已知一时序电路的次态真值表，试画出其状态表，状态图和写出试画出其状态表，状态图和写出 输出函数表达式。输出函数表达式。1)1)、状态表：、状态表：2)2)、状态图：、状态图：3)3)、输出函数表达式：、输出函数表达式：它属于米里型电路。它属于米里型电路。B B、已知一时序电路的次态真值表，试作状态表，状态已知一时序电路的次态真值表，试作状态表，状态 图并写出输出函数图并写出输出函数Z Z的逻辑表达式。的逻辑表达式。1)1)、状态表：、状态表：2)2)、状态图：、状态图：3)3)、逻辑表达式、逻辑表达式：（属于米里型）（属于米里型）4 4、MooreMoore型电路的状态图和状态表型电路的状态图和状态表 在在MooreMoore型电路中，输出仅与时序电路的初态有关。型电路中，输出仅与时序电路的初态有关。A A、已已知知一一时时序序电电路路次次态态真真值值表表，试试作作状状态态表表，状状态态图图并写出并写出Z Z表达式。表达式。1)1)、状态表、状态表：2)2)、状态图：、状态图：3)3)、表达式：、表达式：(属于模尔型属于模尔型)2 2 时序电路的分析时序电路的分析时序电路分析的目的，就是在已知时序逻辑电路情时序电路分析的目的，就是在已知时序逻辑电路情况下，分析该电路的逻辑功能。况下，分析该电路的逻辑功能。一、分析时序电路的流程图一、分析时序电路的流程图某某一一时时序电路序电路写写出出Z Z、Y Y、Q Qn+1n+1表表达式达式作作次次态态真值表真值表作作 状状 态态表表 及及 状状态图态图说说明明逻逻辑功能辑功能二、分析时序电路的一般步骤二、分析时序电路的一般步骤 1 1、根据已知电路，分清电路各组成部分（组合与、根据已知电路，分清电路各组成部分（组合与 存储），确定输入与输出信号。存储），确定输入与输出信号。2 2、确定输出函数的逻辑表达式及激励信号的逻辑表、确定输出函数的逻辑表达式及激励信号的逻辑表 达式。达式。3 3、根据激励信号，考虑所用触发器的特征方程，写、根据激励信号，考虑所用触发器的特征方程，写 出状态方程。作出时序电路的次态真值表。出状态方程。作出时序电路的次态真值表。4 4、由次态真值表，作出时序电路的状态表和状态、由次态真值表，作出时序电路的状态表和状态 图。图。5 5、用文字说明电路的逻辑功能，必要时，作出电路、用文字说明电路的逻辑功能，必要时，作出电路 的时间波形图。的时间波形图。三、同步时序电路分析举例三、同步时序电路分析举例1 1、分析图示同步时序电路的逻辑功能：、分析图示同步时序电路的逻辑功能：MealyMealy型电路型电路A A、输出与激励表达式：输出与激励表达式：B B、状态方程：状态方程：C C、状态表，状态图：状态表，状态图：D D、次态与输出卡诺图：、次态与输出卡诺图：E E、波形图：波形图：F F、逻辑功能分析：、逻辑功能分析：当当X X=0=0时，状态转移按时，状态转移按00011011000001101100规规律变化，实现模律变化，实现模4 4加法计数加法计数器的功能。器的功能。当当X X=1=1时，状态转移按时，状态转移按00111001000011100100规规律变化，实现模律变化，实现模4 4减法计数减法计数器的功能。器的功能。该该电路是一个同步模电路是一个同步模4 4可逆计数器。可逆计数器。X X为加为加/减减控制信号，控制信号，Z Z为借位输出。为借位输出。2 2、分析图示同步时序电路的逻辑功能：、分析图示同步时序电路的逻辑功能：MooreMoore型电路型电路 A A、输出与激励表达式输出与激励表达式：B B、状态方程；状态方程；C C、列状态表，列状态表，画状态图：画状态图：D D、画波形图：画波形图：E E、逻辑功能分析逻辑功能分析：电电路路在在CPCP脉脉冲冲作作用用下下，把把宽宽度度为为T T的的脉脉冲冲以以三三次次分分配配给给Q Q0 0、Q Q和和Q Q2 2各各端端，因因此此，该该电电路路是是一一个个脉脉冲冲分分配配器器。由由状状态态图图和和波波形形图图可可以以看看出出，该该电电路路每每经经过过三三个个时时钟钟周周期循环一次，并且该电路具有自启动能力。期循环一次，并且该电路具有自启动能力。四、异步时序电路分析四、异步时序电路分析1 1、异步时序电路特点：异步时序电路特点：触发器状态的变化不是同时发生的。触发器状态的变化不是同时发生的。2 2、异步时序电路的分析方法异步时序电路的分析方法：A A、步骤与同步时序电路分析相同。步骤与同步时序电路分析相同。B B、与同步时序电路不同的是，与同步时序电路不同的是，要写出时钟方程要写出时钟方程。C C、状态方程要与时钟方程联合考虑。状态方程要与时钟方程联合考虑。只有在时钟信号作用的触发器才需要用特性方程去计算只有在时钟信号作用的触发器才需要用特性方程去计算次态，而没有时钟信号作用的触发器将保持原来状态。次态，而没有时钟信号作用的触发器将保持原来状态。3、分析图示异步时序电路的逻辑功能：分析图示异步时序电路的逻辑功能：A A、输出与激励输出与激励 表达式表达式：B B、状态方程：状态方程：C C、状态表与状态图：状态表与状态图：D D、波形图：波形图：E E、逻辑功能分析：逻辑功能分析：该电路是一个该电路是一个异步异步十进制加法计数器，并具有自启十进制加法计数器，并具有自启动能力。动能力。3 3 若干常用的时序逻辑电路若干常用的时序逻辑电路 一、寄存器一、寄存器 寄存器用于寄存一组二进制代码，它被广泛用于寄存器用于寄存一组二进制代码，它被广泛用于各类数字系统和数字计算机中。因为一个触发器能存储各类数字系统和数字计算机中。因为一个触发器能存储一位二进制代码，所以一位二进制代码，所以用用n n个触发器组成的寄存器能存个触发器组成的寄存器能存储一组储一组n n位二进制代码。位二进制代码。由数据锁存器构成的能寄存四由数据锁存器构成的能寄存四位数据的寄存器如图所示。位数据的寄存器如图所示。1 1、触发型集成寄存器、触发型集成寄存器(74LS171)(74LS171)74LS17174LS171的逻辑符号，功能表如下所示。的逻辑符号，功能表如下所示。其中：其中：C Cr r为异步清为异步清 0 0 端，端，当当C CP P=1=1时，在时，在CPCP上升沿作用下，接收输入代上升沿作用下，接收输入代 码，输出码，输出Q Q。当当C CP P=0=0时，输出保持不变时，输出保持不变。2 2、锁存型集成寄存器、锁存型集成寄存器(74LS373)(74LS373)74LS37374LS373的逻辑符号，功能表如下所示。的逻辑符号，功能表如下所示。当当ENEN1 1ENEN0 0=10=10 时：输出时：输出Q Q随输入随输入D D变化，接收输入代码。变化，接收输入代码。当当ENEN1 1ENEN0 0=00=00 时：锁存代码；时：锁存代码；当当ENEN0 0=1=1时：时：输出端的输出端的三态门处于禁止状态，三态门处于禁止状态，因此输出为高阻因此输出为高阻。二、移位寄存器二、移位寄存器所谓移位寄存器，就是已存入寄存器的代码，在同所谓移位寄存器，就是已存入寄存器的代码，在同步脉冲步脉冲CPCP（这时称为移位脉冲）作用下，可以进行向左这时称为移位脉冲）作用下，可以进行向左或向右移动的寄存器。或向右移动的寄存器。移位寄存器的功能和电路形式较多，按移位方向来移位寄存器的功能和电路形式较多，按移位方向来分有左向移位寄存器、右向移位寄存器和双向移位分有左向移位寄存器、右向移位寄存器和双向移位寄存寄存器；按接收数据的方式可分串行输入和并行输入；按输器；按接收数据的方式可分串行输入和并行输入；按输出方式可分串行输出和并行输出。出方式可分串行输出和并行输出。移位寄存器中任意一级实现移位功能的数字表达式移位寄存器中任意一级实现移位功能的数字表达式是：是：1 1、单向移位寄存器单向移位寄存器单单向向移移位位寄寄存存器器如如图图所所示示，电电路路是是由由维维持持阻阻塞塞式式D D触发器组成的四位单向移位（右移）寄存器。触发器组成的四位单向移位（右移）寄存器。A A、四位单向四位单向移右寄存器：移右寄存器：其中：其中：R Ri i为外部串行数据输入（或称右移输入）为外部串行数据输入（或称右移输入）R Ro o为外部输出（或称移位输出）为外部输出（或称移位输出）Q Q3 3Q Q2 2Q Q1 1Q Q0 0输出端为外部并行输出输出端为外部并行输出 CPCP为时钟脉冲输入端（或称移位脉冲输入端，为时钟脉冲输入端（或称移位脉冲输入端，也称位同步脉冲输入端）也称位同步脉冲输入端）清清0 0端信号将使寄存器清端信号将使寄存器清0 0（Q Q3 3Q Q2 2Q Q1 1Q Q0 0=0000=0000）B B、各触发器的激励信号各触发器的激励信号表达式：表达式：C C、设输入设输入R R i i=1011=1011，则清则清0 0后在移位脉冲后在移位脉冲CPCP的作用下，的作用下，移位寄存器中数码移动的情况如表所示。各触发器移位寄存器中数码移动的情况如表所示。各触发器输出端输出端Q Q3 3Q Q2 2Q Q1 1Q Q0 0的波形如图的波形如图所示。所示。2 2、双向移位寄存器、双向移位寄存器A A、双向移位寄存器双向移位寄存器如图所示如图所示：其中：其中：Q Q5 5为右移串行输入，为右移串行输入，Q Q0 0为左移串行输入为左移串行输入 Q Q1 1为右移串行输出，为右移串行输出，Q Q4 4为左移串行输出为左移串行输出 Q Q4 4Q Q3 3Q Q2 2Q Q1 1输出端为并行输出端输出端为并行输出端 CPCP为移位脉冲输入端为移位脉冲输入端 D D4 4D D3 3D D2 2D D1 1为并行数据输入端为并行数据输入端 M M端为工作方式控制端端为工作方式控制端 清清0 0端信号将使寄存器清端信号将使寄存器清0 0（Q Q4 4Q Q3 3Q Q2 2Q Q1 1=0000=0000）接收信号将数据接收信号将数据D D4 4D D3 3D D2 2D D1 1写入到寄存器中。写入到寄存器中。B B、输出与激励表达式：输出与激励表达式：当当M=1M=1时：时：电路实现右电路实现右移功能移功能 当当M=0M=0时：时：电路实现左移功电路实现左移功能能3 3、集成移位寄存器（集成移位寄存器（74LS19474LS194）74LS19474LS194是是四四位位通通用用移移位位寄寄存存器器，具具有有左左移移，右右移移，并行置数、保持、清除并行置数、保持、清除等多种功能。等多种功能。A A、逻辑符号图：逻辑符号图：其中：其中：D D0 0D D3 3：并行数码输入端。：并行数码输入端。C Cr r：异步清：异步清 0 0 端，低电平有效。端，低电平有效。S SR R、S SL L：右移、左移串行数码输入端。：右移、左移串行数码输入端。S S1 1、S S0 0：工作方式控制端。：工作方式控制端。B B、74LS194 74LS194 功能表：功能表：三、三、计数器计数器 1 1、概述、概述 A A、功能：功能：累计输入脉冲的个数。它不仅可用来计数、累计输入脉冲的个数。它不仅可用来计数、分频、还可以对系统进行定时、顺序控制等。分频、还可以对系统进行定时、顺序控制等。B B、构成：构成：由存储电路与相应的控制逻辑构成，由存储电路与相应的控制逻辑构成，一般无一般无Z Z输出，其输出，其X X输入实际为控制信号。输入实际为控制信号。C C、分类：按时钟控制方式分：、分类：按时钟控制方式分：异步、同步。异步、同步。按计数值增减分：按计数值增减分：加法、减法、可逆。加法、减法、可逆。按模值分：按模值分：二进制、十进值、任二进制、十进值、任意进制。意进制。D D、常用几个术语：常用几个术语：1)1)、计数系列：、计数系列：计数器状态变化的顺序。计数器状态变化的顺序。例：二进制编码加例：二进制编码加法法 计数序列为：计数序列为：循环编码计数序列为：循环编码计数序列为：2 2）计数状态：）计数状态：计数状态是指状态变量的组合。计数状态是指状态变量的组合。3 3）计数器的模（）计数器的模（N)N)：计数器的模是指计数器计数器的模是指计数器状态的个数状态的个数。如：触发器级数如：触发器级数 R=3R=3，若有，若有8 8个计数状态，模个计数状态，模 N=8N=8；若有若有6 6个计数状态，模个计数状态，模 N=6N=6。4 4）计数器的容量：）计数器的容量：计数器所能表示的最大值。计数器所能表示的最大值。N N位二进制计数器的容量位二进制计数器的容量为为2 2n n-1-1。例模。例模1616计数器的容量为计数器的容量为1515。5 5）分频）分频 把脉冲的频率由高分到低，使输出信号的频率比输把脉冲的频率由高分到低，使输出信号的频率比输入信号的频率低。入信号的频率低。利用计数器每计利用计数器每计N N个计数脉冲输出一个进位或借位个计数脉冲输出一个进位或借位脉冲，使输出脉冲的频率是输入脉冲频率的脉冲，使输出脉冲的频率是输入脉冲频率的N N分之一。分之一。2 2、同步二进制加法计数器同步二进制加法计数器A A、逻辑电路图：、逻辑电路图：B B、输出与激励表达式输出与激励表达式：C C、状态方程：、状态方程：D D、状态表，状态图：状态表，状态图：E E、波形图：波形图：功能：功能：模模1616计数器计数器。3 3、同步十进制可逆计数器、同步十进制可逆计数器A A、逻辑电路图：逻辑电路图：B B、输出与激励表达式输出与激励表达式：C C、状态转移表：状态转移表：由由T T触发器的特征方程（触发器的特征方程（）和其激励）和其激励函数可求得各触发器的状态方程。但由函数可求得各触发器的状态方程。但由T T触发器的特征触发器的特征表已知：表已知：当当T T=1=1时，触发器发生状态转换；当时，触发器发生状态转换；当T T=0=0时，触时，触发器保持原状态。发器保持原状态。因此，根据因此，根据 的取值可直的取值可直接求得接求得 。D D、状态转移图：状态转移图：E E、多余状态的检查多余状态的检查：该电路具有多余状态，对多余状态的检查如表该电路具有多余状态，对多余状态的检查如表所示，所示，不难看出该电路具有自启动特性。不难看出该电路具有自启动特性。F F、波形如图：波形如图：当当M=1=1、初始状态为全初始状态为全0 0时的工作波形时的工作波形如图所示：如图所示：4 4、集、集 成成 计计 数数 器器 集成计数器具有功能较完善、通用性强、功耗低、集成计数器具有功能较完善、通用性强、功耗低、工作速率高且可以自扩展等许多优点，因而得到广泛应工作速率高且可以自扩展等许多优点，因而得到广泛应用。目前由用。目前由TTLTTL和和CMOSCMOS电路构成的电路构成的MSIMSI计数器都有许多品计数器都有许多品种，种，如表所示：如表所示：A A、异步集成计数器异步集成计数器74LS9074LS90 74LS90 74LS90是二是二五五十进制异步计数器。十进制异步计数器。1)1)、逻辑符号如图所示：、逻辑符号如图所示：2)2)、74LS9074LS90功能表功能表 ：3)3)、电路分析：、电路分析：当满足当满足R R0101R R0202=0=0、S S9191S S9292=0=0时电路才能执行计数操作。时电路才能执行计数操作。a.a.当计数脉冲从当计数脉冲从CPCP1 1输入，输入，CPCP2 2不加信不加信 号时，号时，Q QA A端输出端输出2 2分频信号，即实分频信号，即实 现二进制计数。现二进制计数。b.b.当当CPCP1 1不加信号，计数脉冲从不加信号，计数脉冲从CPCP2 2输输 入时，入时，Q QD D，Q QC C，Q QB B实现五进制计数。实现五进制计数。c.c.实现十进制计数有两种接法。实现十进制计数有两种接法。：Q QA A接接CP2CP2，即先模，即先模2 2计数，后模计数，后模5 5计数，由计数，由Q QD D、Q QC C、Q QB B、Q QA A 输出输出8421 BCD8421 BCD码，最高位码，最高位Q QD D作进位输出。作进位输出。：Q QD D接接CP1CP1，即先模，即先模5 5计数，后模计数，后模2 2计数，由计数，由Q QA A、Q QD D、Q QC C、Q QB B 输出输出5421BCD5421BCD码，最高位码，最高位Q Q作进位输出。作进位输出。B B、同步集成计数器同步集成计数器74LS16174LS161 74LS161 74LS161是模是模2 24 4(四位二进制四位二进制)同步计数器，具有计数、保持、同步计数器，具有计数、保持、预置、清预置、清0 0功能。功能。1)1)、逻辑符号如图示：、逻辑符号如图示：其其中中：Q QD D、Q QC C、Q QB B、Q QA A 是是计计数数输输出出，Q QD D为为高高位位。O OC C 为进位输出端，为进位输出端，O OC C=Q QD DQ QC CQ QB BQ QA AT T，仅当仅当 T=1T=1且计数状态为且计数状态为11111111时，时，O OC C才变高，才变高，并产生进位信号。并产生进位信号。CP CP 为计数脉冲输入端，上升沿有效。为计数脉冲输入端，上升沿有效。C Cr r 为异步清为异步清0 0端，低电平有效端，低电平有效 LD LD 为同步预置端，低电平有效为同步预置端，低电平有效 P P、T T为计数器允许控制端，高电平有效，为计数器允许控制端，高电平有效，只有当只有当C Cr r=LDLD=1=1，P.TP.T=1=1，在，在CPCP作用作用 下计数器才能正常计数下计数器才能正常计数 2)2)、7416174161功能表功能表 ：4 4 同步时序电路的设计同步时序电路的设计一、基于一、基于SSISSI设计同步时序电路的一般步骤设计同步时序电路的一般步骤1 1、逻辑抽象，建立原始状态转换图、逻辑抽象，建立原始状态转换图/表。表。根据电路输入的各种可能及输出的要求，确定电路根据电路输入的各种可能及输出的要求，确定电路应具有状态的数目，并画出原始状态图与状态表。应具有状态的数目，并画出原始状态图与状态表。是是关关键键也是基础，关系到设计结果是否能满足设计要求。也是基础，关系到设计结果是否能满足设计要求。2 2、进行状态化简，消去多余状态。得到最简状态转换图、进行状态化简，消去多余状态。得到最简状态转换图/表。表。3 3、进行状态分配，画出编码后的状态转换图、进行状态分配，画出编码后的状态转换图/表。表。时序逻辑电路的状态是用触发器的不同组合来表示时序逻辑电路的状态是用触发器的不同组合来表示的，所以的，所以先确定触发器的个数先确定触发器的个数n n，并给每个状态分配一并给每个状态分配一组二值代码。组二值代码。状态数状态数N N的取值为：的取值为：4 4、选定采用的触发器，求出电路的输出方程、驱动方、选定采用的触发器，求出电路的输出方程、驱动方 程。程。5 5、画出逻辑图。、画出逻辑图。6 6、检查设计的电路能否自启动。若不能自启动，应设法、检查设计的电路能否自启动。若不能自启动，应设法解决或修改设计，或加异步置位电路，置初态（如置解决或修改设计，或加异步置位电路，置初态（如置“0/1”0/1”）电路。）电路。注意：如果所设计的电路中触发器所能表示的状态注意：如果所设计的电路中触发器所能表示的状态多多 于于该电路需要的状态时，就需对电路处于多余该电路需要的状态时，就需对电路处于多余 状态时进行检查（自起动检查）。状态时进行检查（自起动检查）。7 7、作出时间波形图、作出时间波形图(必要时必要时)。二、设计分析二、设计分析（一）建立原始状态图和状态表（一）建立原始状态图和状态表 （宁多勿缺）（宁多勿缺）根据设计命题要求初步画出的状态图和状态表，称根据设计命题要求初步画出的状态图和状态表，称 为原始状态图和原始状态表，它们为原始状态图和原始状态表，它们可能包含多余状可能包含多余状 态。态。从文字描述的命题到原始状态图的建立往往没有明显的从文字描述的命题到原始状态图的建立往往没有明显的规律可循，因此，在时序电路设计中这是较关键的一步。规律可循，因此，在时序电路设计中这是较关键的一步。1 1、画原始状态图、列原始状态表一般步骤：、画原始状态图、列原始状态表一般步骤：A A、分析题意，确定输入、输出变量。、分析题意，确定输入、输出变量。B B、设置状态。首先设置状态。首先确定有多少种信息需要记忆确定有多少种信息需要记忆，然后对，然后对 每一种需要记忆的信息设置一个状态并用字母表示。每一种需要记忆的信息设置一个状态并用字母表示。C C、确定状态之间的转换关系，确定状态之间的转换关系，画出原始状态图，列出画出原始状态图，列出 原始状态表。原始状态表。2 2、例：建立、例：建立五五状态加状态加1 1与加与加2 2计数器的原始状态图和原计数器的原始状态图和原 始状态表。始状态表。A A、分析：分析：该电路具有五个状态，有一个输入该电路具有五个状态，有一个输入X(X(控制控制加加1 1或加或加2 2)。当当X=0X=0时，时，在在CPCP作用下，作用下，电路电路S S0S1S2S3S4S00S1S2S3S4S0的顺序每次走一步，相当于由的顺序每次走一步，相当于由CPCP实现每次加实现每次加1 1。当当X X1 1时，时，电路按电路按S0S2S4S1S3S0S0S2S4S1S3S0顺序每次走顺序每次走两步，相当于由两步，相当于由CPCP实现每次加实现每次加2 2。很明显本电路应包含很明显本电路应包含5 5个状态，故可画个状态，故可画5 5个圆圈，顺个圆圈，顺序标上序标上S0S0，S1S1，S2S2，S3S3，S4S4。按照问题的要求即可建立。按照问题的要求即可建立起相应的状态图和状态表起相应的状态图和状态表。B B、原始状态图和原始状态表：原始状态图和原始状态表：3 3、例：建立、例：建立“01”01”序列检测器的序列检测器的原始状态图和原始状原始状态图和原始状 态表。态表。所谓序列检测器，是指电路能对一个特定序列的所谓序列检测器，是指电路能对一个特定序列的 代码进行检测。代码进行检测。序序列列检检测测器器具具有有一一个个输输入入X X（随随机机的的序序列列代代码码）和和一一个个输输出出Z Z。当当输输入入X X信信号号中中出出现现0101序序列列，检检测测器器能能识识别别出出，并并产产生生输输出出信信号号“1”1”。对对于于其其它它任任何何输输入入，输输出均为出均为“0”0”。例如：例如：X X：010100000111101010100000111101 Z Z：010100000100001010100000100001 A A、分析：分析：1)1)、首先，假定电路处于、首先，假定电路处于A A状态（初态），若输入为状态（初态），若输入为1 1。因因为为1 1不不是是被被识识别别的的输输入入序序列列“01”01”的的第第一一个个元元素素，电电 路输出为路输出为0 0并停留在并停留在A A态。态。2)2)、若电路处于、若电路处于A A态，输入为态，输入为0 0。这是被识别的输入序列。这是被识别的输入序列 “01”01”的的第第一一个个元元素素，应应将将这这个个情情况况记记下下，即即要要转转至至 状态状态B B，此时输出应为此时输出应为0 0。3)3)、当当电电路路处处于于B B态态，输输入入为为0 0。这这不不是是被被识识别别的的输输入入序序列列“01”01”的的第第二二个个元元素素，仍仍为为第第一一元元素素，所所以以输输出出为为0 0，并停留在并停留在B B态。态。4)4)、当当电电路路处处于于B B态态，输输入入为为1 1。这这是是被被识识别别的的输输入入序序列列 “01”01”的的第第二二个个元元素素，将将这这个个情情况况记记下下，即即转转至至状状态态C C，此时输出为此时输出为1 1。5)5)、若若电电路路处处于于C C态态，输输入入为为0 0。这这是是 “01”01”序序列列的的第第一一个元素，电路应转至个元素，电路应转至B B，其输出应为，其输出应为0 0。6)6)、若若电电路路处处于于C C态态，输输入入为为1 1。这这不不是是 “01”01”序序列列的的第第一个元素，电路应转至一个元素，电路应转至A A态，其输出也应为态，其输出也应为0 0。B B、设状态设状态：A A：初态，初态，B B：“0”0”态态C C：“1”1”态态C C、原始状态图：原始状态图：（不一定是最简的）（不一定是最简的）D D、原始状态表：原始状态表：A A、C C 状态是等价的，状态是等价的，可以消去一个。可以消去一个。4 4、例：建立、例：建立“111”111”序列检测器的原始状态图和原始状态序列检测器的原始状态图和原始状态 表。表。该电路的功能是当连续输入三个该电路的功能是当连续输入三个 “1 1”时，时，电电 路输出为路输出为1 1，否则输出为，否则输出为0 0。A A、确定输入变量和输出变量。、确定输入变量和输出变量。设设该该电电路路的的输输入入变变量量为为X X，代代表表输输入入串串行行序序列列，输输出出变变量量为为Z Z，表表示示检检测测结结果果。根根据据设设计计命命题题的的要要求求，可可分分析析 出出 输输 入入 X X和和 输输 出出 Z Z之之 间间 的的 关关 系系 为为：X X 011011111011011011111011 Z 000000111000 Z 000000111000 B B、设置状态。设置状态。分分析析题题意意可可知知，该该电电路路必必须须记记住住以以下下几几件件事事：收收到到了了一一个个1 1；连连续续收收到到了了两两个个1 1；连连续续收收到到了了三三个个1 1。因因此此，加上初始状态，共需四个状态，并规定如下：加上初始状态，共需四个状态，并规定如下：S S0 0：初始状态，表示电路还没有收到一个有效的：初始状态，表示电路还没有收到一个有效的1 1。S S1 1：表示电路收到了一个表示电路收到了一个1 1的状态。的状态。S S2 2：表示电路收到了连续两个表示电路收到了连续两个1 1的状态。的状态。S S3 3：表示电路收到了连续三个表示电路收到了连续三个1 1的状态。的状态。C C、画状态图，列状态表。画状态图，列状态表。画状态图时应先从初始状态画状态图时应先从初始状态S S0 0出发。出发。当电路处于当电路处于S S0 0状态时：状态时：若输入若输入X X=0=0：电路保持电路保持S S0 0状态不变，输出状态不变，输出Z Z=0=0。若输入若输入X X=1=1：电路应转向新状态电路应转向新状态S S1 1，输出，输出Z=0Z=0。以此类推。以此类推。状态图，状态图，状态表：状态表：5 5、例：设有一同步电路，它有两个输入、例：设有一同步电路，它有两个输入X X2 2、X X1 1 ，一个一个输出输出Z Z。电路在电路在X X2 2X X1 1=00=00之后，当之后，当X X2 2X X1 1=11=11或或X X2 2X X1 11010时，时，Z=1Z=1。电路在其它情况下，电路在其它情况下，Z=0Z=0。试画出原始状态图、列出原始状态表。试画出原始状态图、列出原始状态表。A A、设状态设状态 A A：初态，：初态，B B：0000，C C：00 11 00 11 10 10 B B、状态图：、状态图：C C、状态表：、状态表：（二）状态化简（二）状态化简在在建建立立原原始始状状态态图图和和原原始始状状态态表表时时，将将重重点点放放在在正正确地反映设计要求上，因而往往可能会多设置一些确地反映设计要求上，因而往往可能会多设置一些状状态态，但但状状态态数数目目的的多多少少将将直直接接影影响响到到所所需需触触发发器器的的个个数数。对对于于具具有有M M个个状状态态的的时时序序电电路路来来说说，所所需需触触发发器器的的个个数数n n由下式决定：由下式决定：状状态态数数目目减减少少会会使使触触发发器器的的数数目目减减少少并并简简化化电电路路。状状态态简简化化的的目目的的就就是是要要消消去去多多余余状状态态，以以得得到到最最简简状状态态图和最简状态表。图和最简状态表。1 1、状态的等价状态的等价设设有有两两个个状状态态A A和和B B，若若在在任任意意一一个个输输入入情情况况下下，其其电电路路输输出出相相同同，次次态态也也相相同同，则则称称A A和和B B是是等等价价状状态态或或等等价价状状态态对对，记记作作ABAB。凡凡是是相相互互等等价价的的状状态态都都可可以以合合并成一个状态。并成一个状态。A A、状态等价的判断：状态等价的判断：1)1)、输出相同，次态相同。、输出相同，次态相同。因因 为为：S1,S2S1,S2输输 出出 相相 同同，次态相同。次态相同。所以：所以：S1S1，S2S2等价。等价。2)2)、输出相同，次态相同、输出相同，次态相同/交错。交错。因因 为为：S1,S2S1,S2输输 出出 相相 同同，次态相同次态相同/交错交错。所以：所以：S1S1，S2S2等价。等价。3)3)、输出相同，次态相同输出相同，次态相同/循环。循环。因为：因为：S1,S2S1,S2输出相同，输出相同，次态相同次态相同/循环循环。所以：所以：S1,S2,S3S1,S2,S3等价。等价。4)4)、输出相同，次态相同输出相同，次态相同/S1S1和和S2S2与与S3S3和和S4S4互为隐含条互为隐含条 件，若件，若S1S1和和S2S2等价则等价则S3S3和和S4S4等价。等价。因为：因为：S2S2和和S4S4与与S1S1和和S3S3互互 为隐含条件，因为隐含条件，因S1S1和和S3S3等等 价则价则S2S2和和S4S4等价。等价。B B、寻找所有最大等价类、寻找所有最大等价类 1)1)、等价状态具有、等价状态具有传递性：传递性：若若A A和和B B等价，等价，A A和和C C等等 价，则价，则B B和和C C也等价，记作也等价，记作BCBC。2)2)、相互等价状态的集合称为、相互等价状态的集合称为等价类，等价类，凡不被其它凡不被其它 等价类所包含的等价类称为等价类所包含的等价类称为最大等价类。最大等价类。例如，根据等价状态的传递性可知，若有例如，根据等价状态的传递性可知，若有ABAB和和ACAC，则有，则有BCBC，它们都称为等价类，而只有，它们都称为等价类，而只有ABCABC才是最大等价类。才是最大等价类。3)3)、若某一状态和其它状态都不等价，则其本身就、若某一状态和其它状态都不等价，则其本身就 是一个最大等价类。是一个最大等价类。4)4)、状态表的化简，实际就是寻找所有最大等价类，状态表的化简，实际就是寻找所有最大等价类，最后得到最简状态表。最后得到最简状态表。C C、举例：分析下列状态表中状态等价情况。举例：分析下列状态表中状态等价情况。a.a.状态状态S S2 2 和和S S5 5 为等价状态。为等价状态。b.b.状态状态S S6 6和和S S7 7 为等价状态。为等价状态。c.c.状态状态S S1 1和和S S3 3 等价，状态等价，状态 S S2 2和和S S4 4也等价。也等价。d.d.