高速AD转换器.doc

毕业设计论文 高速AD转换器系统设计Design of High Speed AD Converter System黄凌强吉林建筑科技学院2019年6月毕业设计论文高速AD转换器系统设计Design of High Speed AD Converter System学 生： 黄凌强指 导 教 师： 韩丽英(教授)专 业： 电子信息工程学 号： 150230134所 在 单 位： 电气信息工程学院答 辩 日 期： 2019年6月毕业设计（论文）原创承诺书1本人承诺：所呈交的毕业设计（论文）智能数显热能表系统的设计，是认真学习理解学校的电气信息工程学院毕业设计写作规范后，在教师的指导下，保质保量独立地完成了任务书中规定的内容，不弄虚作假，不抄袭别人的工作内容。2本人在毕业设计（论文）中引用他人的观点和研究成果，均在文中加以注释或以参考文献形式列出，对本文的研究工作做出重要贡献的个人和集体均已在文中注明。3在毕业设计（论文）中对侵犯任何方面知识产权的行为，由本人承担相应的法律责任。4本人完全了解学校关于保存、使用毕业设计（论文）的规定，即：按照学校要求提交论文和相关材料的印刷本和电子版本；同意学校保留毕业设计（论文）的复印件和电子版本，允许被查阅和借阅；学校可以采用影印、缩印或其他复制手段保存毕业设计（论文），可以公布其中的全部或部分内容。以上承诺的法律结果将完全由本人承担！作 者 签 名： 2019年 月 目 录摘 要IABSTRACTII第1章 绪 论31.1 课题研究目的及意义31.2 国内外发展及趋势31.3 课题研究内容3第2章 技术指标42.1 转换原理42.2 ADC的应用42.3 ADC的技术指标4第3章 转换器设计方法63.1 并行结构分析63.2 内插原理分析73.3 总体电路分析73.4 系统性能参数8第4章 系统硬件设计84.1 采样保持电路94.1.1 采样原理94.1.2 限制因素分析94.1.3 采样电路设计94.2 比较器电路94.3 内插电路104.4 量化编码电路104.5 去噪电路10第5章 系统仿真115.1 总体信号仿真145.2 静态性能仿真145.2 动态性能仿真14结 论16致 谢18参考文献20附录 源程序清单22摘 要本文是关于高速AD转换器系统的设计，其在模数接口电路中有着很重要的作用，并且随着现在科技工业的发展，对其速度上的要求也是越来越高。我们知道AD转换器中速度最快的是并行结构，但是随着其转换速度的提升，所需要的比较器和电阻也会成倍的增加，同时面积和功耗会增加。本文提出了一种基于并行处理方式，通过内插的方法来降低所需要的比较器数量和面积的一种内插式转换器。并且通过相关的电路设计和仿真软件，使得所设计的转换器误差达到积分非线性低于0.235LSB，微分非线性低于0.123LSB的要求。最终实现用CMOS的工艺来完成12位的100MHz的转换器的目的。关键词： AD转换器；内插；并行处理；转换速度 IIABSTRACTThe system is the design of high-speed AD converter system. The main core device is STC89C52 single chip computer. The design includes AD data acquisition, display control and main controller. In the hardware design of high-speed AD converter, MCU is chosen as the core control original of the system. The specific design includes the design scheme of the high-speed AD converter conversion system, the types and types of MCU and sensors. In addition, the display module should be designed with various components. In the software design of the system, the core content is the design of the system program. The system collects analog data through high-speed ADC 0809 converter and displays the data on LCD screen. AD converter selected ADC0809. Display and select LCD1602. The software design is designed by C. It is simple to develop by C. The special Keil design tool of MCU is used to complete the execution of program files and simulate by Proteus. Step by step language design to achieve the design requirements.Key words: AD converter; ADC0809; LCD1602; MCU吉林建筑科技学院电气信息工程学院毕业设计（论文）第1章 绪 论1.1 课题研究目的及意义人们对数据信息采集的原始方法基本是通过笔和纸来记录，这种方法是简单易行、方便可靠。但是这种方法的缺陷也比较突出，速度慢、对人力资源的要求高、采集时间长等。这些缺点都将限制数据采集在各领域的应用。数据采集系统的市场需求量大，特别是随着技术的发展，可用数据器为核心构成一个小系统,而目前国内生产的主要是数据采集卡，存在无显示功能、无记忆存储功能等问题，其应用有很大的局限性，所以研究开发具备高速高精度的AD转换器具有很大的市场前景。科学技术的飞速发展和普及，很多基于AD转换的数据转换系统也应运而生，并且其系统得到广泛的应用，涉及到工业、医疗器械、通讯等各个领域，为获取有效信息打下了良好的基础。并且现在工业科技的快速发展，以及基于的制作工艺的水平不断提升，AD转换器的研究发展取得了很大的进展，出现了各种转换速率更快，精度更高的新型结构。我们都知道数字信号技术被广泛的应用于各个行业领域，它能够实现模拟电路难以实现的功能。重点是我们平时所接触到的都是模拟信号，这就更加需要将模拟信号转换为数字信号的相关技术。将模拟量转换成数字量的转换电路就是AD转换器来完成，在电子领域拥有着很重要的作用，精度越高，转换速度越快的ADC应用市场越来越广，有着很重要的作用。不过由于需要具备特定的分辨率和转换的速度，一般来说AD转换器的设计难度比较大一点，在世界上对于研究更高速，更精确的转换器就显得越来越重要。1.2 国内外发展及趋势由于当今社会的数字信号处理的发展越来越快，相对而言，在国外，高速AD转换器处于一个较高的水平，现阶段可以达到3.5GHz的速率，并且还具备较高的精度。在国外有较多的研究者都在研究关于采用一种新型的技艺以此达到GHz乃至更高的速率，例如在2008年研究出了一款基于采样率是4位，而转换速率为15GHz的高速转换器。另外在2010年，国外率先研究出了一种基于0,12umSiGe的3位11GHz的ADC，而就在不久之后，该实验研究人员又完成了一款8位而转换速率却高达20GHz的内插式AD转换器。不过相对来说，国内的研究发展水平还无法和国外的相比，现在我们基本上还停留在用CMOS的工艺水平下，其他的技术还不够成熟，而AD转换的速度与其结构有着很重要的联系，通常想要完成高速的目的，一般都会选择全并行与时间交织。虽然国内的研究水平较为落后，但是也在一代代科研学者的共同努力下获得了很大的进步。主要有流水线、全并行和折叠内插等结构，速度和精度可以达到2.2GHz和6bits。另外，在视频方面，高清数字的出现提升了电视的观看效果。而在通信方面，由过去的静态只能使用规定的频道到现在更加的灵活与方便。最后在测量方面，在不断提高的分辨率的情况下，可以达到更加低的电压，并且能够在音频方面得到更高质量的信号频率。AD转换器的发展将集中在以下几个方面：速度：由于现在数据越来越大，获取和处理的速率也需要越来越高，不仅在日常生活和军事应用中，AD转换器显得越来越重要，地位也是逐步增高，由此可见，向着超高速AD转换器的发展是必然的。精度：现代社会中各个仪器音频的分辨率不断变高，就使得AD转换器需要更高的分辨率，但是目前最高的反而已经无法到达我们的要求，所以世界各地的科研人员证致力于研究更加精度的转换器。功耗：将模拟电路与数字电路结合在一块芯片上已经成为现在发展的趋势，由于为了节约成本，只有以更低的功耗才能在越大的系统中更加出色的完成各种要求。1.3 课题研究内容本设计的任务是设计一个可以达到12位，100MHz的AD转换器，实现模数的转换。首先对相关文献进行分析，了解高速ADC发展的现状，并且在了解关于模数转换的基本原理之后，对AD转换器系统的功能进行架构设计，设计出系统整体方案。首先按照总分的结构对各个功能模块进行方案设计，并且将系统进行相应的分析，然后选择最佳的AD转换器类型来实现转换器高度高精度的设计目标，并且设计相关的采样保持电路、比较电路、量化编码电路、去噪电路等模块电路。在确定后设计系统电路，按照电路连接方式仿真验证，通过系统软件来设计流程图，验证其设计的正确性。最后完成本次关于12位100MHz的高速AD转换器的系统设计的目标。第 3 页 共 30 页吉林建筑科技学院电气信息工程学院毕业设计（论文）第2章 技术指标2.1 转换原理模拟信号转化为数字信号的过程可以分为三个步骤：抽样、量化和编码，也可以理解成分段量化，然后量化编码。首先是滤波器，其作用主要可以避免在ADC基带中出现混乱的频道，虽然不是架构中的一部分，却在系统中经常能够看到它，模拟信号在经过采样电路之后转化为时间上的离散信号，并且保持输出电路平稳。 图2-1 ADC的转换过程图在ADC的发展进程中，虽然无采样保持电路能够降低功耗，但是绝大多数都含有该电路，并且频率在规定的区间内才不会发生混频。第一部分采样保持是转换器的首要部分，采样就是将信号收集，并且在完成下一次采样之前该电路能够使得输入信号在模数转换的过程中保持不变，第二部分量化电路是ADC电路的核心，在完成模数转换中起着不可替代的作用，其主要将之前的模拟信号取整电平。当N时，数模电压达到一致，不过在生活中还是存在一定的误差，理想的量化曲线应该接近一条直线，如下图所示：图2-2 理想ADC量化曲线图第三部分是编码是将转换的模拟信号进行数字编码，把之前量化所获得的取整电平用二进制进行表示。2.2 ADC的分类AD转换器大体上可以分为直接型与间接型两种，直接型又包括并联比较和反馈比较两类，反馈比较按照方式的不同可分为计数与逐次渐进型。另外间接型可分为V-T和V-F变换两种，下面主要介绍几种转换器的类型。类型一：逐次逼近式结构是速率小于5Msps但是拥有高分辨率的结构，其电路的原理是二分算法，比较器是其模拟的核心电路，而且它的功耗也是比较低的。类型二：双积分式AD转换器，这个转换器是一种间接型转换器，它具有精度比其他的转换器高，并且抗干扰更强，也更加稳定。在要开始之前，需要将计数清零。首先将要输入的模拟电压转换成中间变量，在固定的时间内进行积分，再转化为对电压的反向积分，一直到初始值。这个转换器的精度比较高，但是速率过慢。类型三：全并行结构是一款在转换速度上最快，原理较为简单的转换器，并且所受的影响较少，但是其所消耗的器件及成本很大，比如一个8位的结构的转换器就需要255个比较或者采样锁存器。类型四：内插式AD转换器是一款在并行处理方式转换器的基础上进行改进的转换器，以此来降低和输入端连接的放大器或者比较器的数量。不过其也有不足，就是分辨率被内插精度限制，但却可以由采样率值的大小来进行改善，并且降低。转换器的应用: 通过转换器的模数转换原理，可以用于设计数字电压表，还有广播信号的接收，无线局域网的接收等。现阶段，较高精度和速度的转换器同时广泛被应用于航天、军事、医院等领域。2.3 ADC的技术指标AD转换器在选择的时考虑的指标主要有精度和速度，其作为衡量转换器的性能指标。（1） AD转换器的转换精度：其有两种表达方式，第一是二进制的位数，和被测量信号的范围息息相关，不过综合考虑各个因素，通常ADC的精度由高到低可分为6位、8位、12位、14位、16位、18位不等。第二种是输出的最大最小电压的比值，可用下面的公式表示： （2-1）通常精度的影响因素有分辨率、转换误差。只要是不够引起最小数字量变化，那么其模拟量产生的误差就是量化误差，它的决定因素为分辨率的大小，并且小于1LSB。而且两者是统一的，在电压一定的情况下，位数越多，可以区分的模拟输入电压最小值就越小，那么分辩的能力也就越强，误差就越小。二进制或者十进制的位数通常用于表示ADC的输出位数比如，12位二进制数拿来输出，那么分辨率就是12位。转换误差一般的给出形式以最大值为准，用来表示实际和理论的输出数字量两者之间的不同，通常送出的形式主要为相对误差，表示的形式为最低有效位的倍数。如果误差比1/2LSB小的话，那么就表示实际和理论两者之间的数字量的误差比最低有效位小半个字。（2） AD转换器的转换速度：其中时间指的是完成一个周期的时间。速率是指转换开始到结束时间的倒数，也可以理解为在1s里面能够完成的次数。转换器不同的类型其转换的速率也是不同的，相差很多，按速度可以分为低速、中速、高速以及超高速。其中积分型AD转换的速率最慢属低速，大概为10到数百毫秒之内。逐次逼近的转换器速率在两者之间，绝大部分的产品在10到100ns之间。 高速的为并联比较型，50ns的时间内可以完成8位的二进制转换，一般其转换速度小于50ns。但现在随着技术的发展，逐步发展设计了超高速转换器，其采样速度可以达到30GSps的采样速率。其中全并行AD转换器一般都是让比较器进行采样，不过这明显有一个缺陷，就是比较器的带宽是有限制的，这就会对转换器的动态性能产生影响，无法得出正常有效的位数。所以本文增加一个单独的采样保持电路，以此来提高整体AD转换器的带宽，从而达到设计的要求。第三章 设计方法3.1 电路分析并行结构转换器的结构相对来说比较简单，而且所能达到的速率却是较高的，模数转换只需要一个时钟周期就可以完成，然后将输入的模拟信号电压转换为数字二进制输出。图3-1 并行结构图其主要利用并行采样以此来获取更高的转换速率，具体的原理图如上图所示，输入的电压信号在经过等值的电阻的时候，会被分化做个参考的电压，而前面的电阻又与比较器的同相输入端相接，经过采样保持电路之后会被送到反向输入端。经过一系列的对比之后，获得个高电平和低电平，之后信号会被送到解码电路，转换为二进制数字码并且输出。并且该结构的转换器具有以下几个特点：（1） 速度快在这个模拟信号到数字信号的转换中，仅仅需要一次的对比就可以结束本次的转换，所以相对来说，该结构的ADC是转换的速率最快的，也是本次设计最合适的选择，并且时间的长短重点是在比较器上。（2） 面积大功耗高因为所需要的比较器与电阻的数量和分辨率是指数关系，可以说是随着速度的提升，成倍数的增加。（3） 分辨率不高该AD转换器中，电阻的匹配性质影响着参考电压的值，在比较器的增多结果下，非线性输入电容会变大，从而导致基准电压值发生变化，影响相关的转换性能。3.2 内插原理分析我们了解到在AD转换电路中，有的时候为了能够减少比较器和电阻的使用数量的要求，需要将并行的结构进行改善。而在本次设计中设计到的就是在并行机构的基础上通过内插来解决这个问题，这样转换的速率也在设计中达到要求的。通过插入的方法，我们在电路的设计中可以减少所用到的N个比价器里面的N-1个，不过要是不通过内插的方式来设计转换器，那么就需要较多的比较器或者放大器，这样会极大的增加硬件方面的成本。而内插技术就可以解决这个问题，利用一个过零点信号就可以内插获得比之前更多的零点信号，不仅可以减少比较器或者放大器的个数也可以避免不必要的损耗。如果这样无法理解，也可以概括为将两个量求和之后取它的平均值。公式如下： （3-1）下图所示的是内插电路的原理示意图，如图中所示当输入的两个模拟信号量都是一次函数的时候，那么就能够证明内插获得的新的过零点刚好是两者之间的值。图3-2 内插原理波形图3.3 系统性能参数我们知道转换器的主要功能是将连续的输入模拟信号变成离散的数字值输出，但是在转换中会出现一系列的误差，比如在量化的过程中会导致量化误差，也可以说是输入与输出电压的差值。那么什么是量化， 量化是把采样之后的数值取整为倍数的模块，也可以用下式来表示。 （3-2）而输入信号在一定的程度上影响着量化噪声，如果在AD转换器的精度高的情况下，量化噪声可以均匀分布，并且用下式进行表示。 （3-3）因为在一定范围内量化噪声呈现均匀分布，所以可以理解为： （3-4）将上式带入到3-2的公式中可以得到： （3-5）但是因为电路设计的过程中会出现一些不可控的误差，但也可以通过相应的一系列措施来进行降低乃至避免误差的出现。第四章 硬件电路设计4.1 采样保持电路4.1.1 采样定理为能够确定在取样的过程中，信号可以变成被取样的信号，在采样的过程中需要达到下列条件。 （4-1）上式中fs表示取样的信号频率，fi表示输入的最大信号频率。该定理也可称作香农定理。图4-1 模拟信号采样图我们知道采样保持电路在本次的内插电路的设计中起着非常重要的作用。在电路中只有用采样模式将信号采集，但是因为采集需要一定的时间，所以就得将在下一次之前保持，并且起到降低系统对电路的动态要求，而且减弱折叠电路的倍频效应。所以在本次的采样电路设计中，需要使得采样电路动态的范围更大，并且使得精度和速度保持在一个稳定的数值。4.1.2 限制因素分析从上面的原理可以知道，采样的时候会隔一定的时间，但是现实中，在转换器工作的时候，这一时间是不确定的，来自于以下方面的因素。首先是阈值电压的变化，因为其实随着输入信号的变化而变化，从而导致MOS开关的变化。其次是来自于噪声的影响，时钟的抖动导致采样时产生谐波失真以及KT/C噪声等。图4-2 时钟抖动的波形图另外速度与带宽也是采样电路的影响因素。由采样开关与电容组成的阶跃响应是： （4-2）为了能够在达到本次设计的16位100MHz的要求，1ns的时间里其输入输出的差值需不大于百分之0.3。 （4-3） 当时间等于1ns时，RC小于等于6.17×。由输入的最大速率可以得到带宽公式是： （4-4）因为本文所要达到的速率是100MHz，假设输入是50MHz，可以代入得RC0.8×，结果为=0.7pf，180。由于在采样的过程中电阻引起了热噪声，在其断开时输入电压的瞬时值接近于噪声的根号，由此可知采样电容的选择起到很重要的作用。ADC中信噪比为下所示： （4-5）上式中LSB表示量化噪声，KT/C表示热噪声。可以采用下式来降低热噪声的影响。 （4-6）其中LSB的值取40mv，T为300K,K为波尔兹曼常数，由此可得采样的电容可等于F。4.1.3 采样电路的设计由于把采样电路放在预防大器之前的单一跟踪结构电路过于的复杂，所以采用分布式采样保持电路，其结构是由采样保持和预放大电路两者结合在一起的电路设计，具有结构更加紧凑的优点，可以降低不必要的消耗。电压在输入完成之后会经过电阻串并且分压，之后会提供给相应的量化阶层其所达到要求的电压，这个电压和模拟信号在经过预防大电路的时候会在参考电压的周围放大其输入的信号。图4-1 采样保持电路示意图如山图所示最简单的采样电路是由一个采样开关和采样电容构成。从理论上来说其频率是越高越好，不过却也并不能使其达到无限大，将采样值转换成数字量是需要花费一定的时间。采样的信号在经过输入信号和参考电压的差值运算之后会被保持。假设我们知道输入的参考电压的模拟信号范围是在1.5V2.5V之间，共模的电压值是2V。并且该设计结构具有32个过零点，相邻的差分参考电压之间相差的大小为0.05V。开始和结束的两个电压相减，可以得到的数值在-1V+1V之间，如果共模的电压是2V，那么就会得到40个的差分参考电压。在上面提到的得到的参考电压和输入的模拟信号经过预放大电路，然后所设计的电路就会对输入的信号与参考电压在1/32的范围以内线性放大。预放大电路可以理解为是两个差分放大器组成，其输入和输出之间的关系为： （4-1）由上式可以知道，是输出的差模电压，是模拟的差模电压，可以表示为模拟参考电压之间的差值大小，而在公式中表示有效的电压，是模拟信号电压的差值增益。图4-1 采样整体电路图4.2 比较器电路4.2.1 比较器设计指标比较器电路在本次插入式电路的设计中也是起到很重要的作用，其不但起到模拟量和数字量的衔接作用，也影响着转换器的采样和分辨率。而且在整个电路中，比较器的体积和相应的功耗都占据了较大的比重，所以需要在意的方面也就比较多，如功耗和延时等各个方面。其指标主要包含以下两方面。静态特性：图4-1 理想传输曲线图上图中的VOH与VOL的转换时趋于理想化的，可是输入的失调电压是非理想的。当差值过零时，从而导致输出发生变化产生失调电压。其曲线如下图所示。图4-1 非理想传输曲线图动态特性：其中小信号的动态主要影响因素是比较器的频率响应，差分电压可以用下式表示为： （4-7）其中A表示直流增益，1/表示单极点的频率，而其最小的输入电压可用下式表示： (4-8)可以得出随着比较器的输入的增大它的传输延时就会越短。图4-1 信号的瞬态响应图4.2.1 比较器设计差分信号在经过内插的电阻之后就会输入到比较器中。如果所涉及的每一级的增益大小是A，那么就会出现一个1/单极点。当输入的信号变化略微比最小输入电压值大，那么其达到高速的要求就是每一级电路尽量在最小的时候产生放大输入信号。也可以理解成是将多个放大电路级串起来，虽然增大了带宽，但是却没有增大增益值，每一级增益乘积的大小就是其总值。本次设计中采用到比较器结构包括前置预放大电路，由时钟电路控制的主从锁存器以及输出缓冲电路三大部分。具体的结构图如下所示。图4-2 比较器基本结构图其中增益由前置放大器来提供，该比较器电路的核心为之后的主从锁存器电路，其作用可以较好的降低亚稳态率和误码率，而最后的输出缓冲并不仅拥有缓冲功能还能够提供共模电平的平移。图4-3 放大锁存电路阶跃响应图在上图中，当时间达到t1的时候，达到的电压在放大器电路中的值为Vx，然后送到锁存器的输入端，经过输入端之后在t2达到额定的电压值，可以得出其所需要的时间是两者之和。若没有锁存器那么其转换所需要的时间将会大于其时间和。换而言之，若是无放大器的话，反而会花费更多的时间。图4-4 比较器原理图而本次设计中考虑的就是如果将带宽值比较高的6个放大器进行级联，就可以使得时间t最小化，并且其增益值为2.7。这样就能够获得一个转换的时间最优化的比较器电路。图4-4 锁存比较器电路图因为本次设计的AD转换器主要针对的其转换的速度，这就要求锁存器所要达到的电压要在相对短的时间之内完成输入。不过由于单级的放大电路中增益带宽值为常数，不可改变，所以就需要尽可能的优化。4.3 内插电路本次设计的基于并行转换的内插式ADC位数为6，整个系统大致可分为模拟信号的预处理，前面所提到的比较器电路和解码电路这几个部分。具体的效果框图如下所示。图4-5 6位内插式电路框图其中第一部分的模拟预处理也包括采样放大电路及电阻网络等电路。我们可以知道想要完成一个6位的内插式AD转化器，就分别需要63个放大电路和比较电路以及解码电路。而其输出的63个信号就可以由经过内插电路的时候让9个放大电路给出信号的输出值。内插因子是8，一般来说线性性能比较好的放大器由9个内插电路放大电路组成，因为会获得一个和输入电压成线性比的输出电压，并且基于电压内插设计能够实现全差分。另外完成该内插电路的方法主要有以下三种：（1）电压内插通过学习了解到电压内插中最为快速简单的是在两个放大器中间通过插入电阻的方式来分压，在两个电压值为V1与V2的中间串联多个阻值一样的电阻，它的结点电压值可以用如下公式表示。 (4-2)其中M的值为零到所插入电阻的数值。图4-6 电压内插电路图但是哪怕通过内插技术会降低电路的功能损耗，但是随着内插数量的增多会导致输出端接收信号的时间变长，从而产生延时误差。（2） 电流内插在输入信号是电流的情况下，由于电压的摆动幅度有限制，并且阻抗的值比较低，从而会使得速度很快，所以该内插方式比较适合所需电压较低和速度要求较高的情况。图4-7 电流内插电路图电流内插依据输出电流和带宽长成正比的比值来获得相应的成比例电流，从而利用不同的电流来进行组合实现内插的原理。衡量内插电路的基准是过零点的精度，并且主要原因是由于晶体管的失调导致，所以在内插电路设计中应该尽量选择晶体管的尺寸更大以此来增大有效栅压值的大小，来降低延迟的变化量。（3） 有源内插在现在集成电路设计中会利用全差分的结构来避免其被其他因素干扰，通过临近的模块不一样的输出信号就可完成，具体电路原理图如下图所示。图4-8 有源内插电路图该电路不仅可由电压实现，也可由电流完成。并且可以不增加多余的内插电路就可以，但是缺少较高的内插系数。图4-9 内插方式图所以考虑到上述的几点，本次设计的内插电路由电压和有源内插一起完成，其内插方式原理图如上。采取两级的方式来提高电路的内插系数，两级的系数均为2，从而使得内插系数要求为4的目的。4.4 量化编码电路4.4.1 编码电路问题分析在并行结构的AD转换器中影响编码电路的通常有如下两个问题，首先是温度计码中的火花吗，另外一个就是比较器的亚稳态。当转换的速率不断提升的过程中，两个比较器之间的时间差与偏移电压使得输出的0变成1，这就是火花码，也可叫做气泡码。图4-9 一阶火花码示意图在输入的差距很微小的情况下，比较器不能够以最快的速度达到稳定的电平，并且导致数字的输出产生错误。我们知道亚稳态误差和再生放大电路的增益之间是成反比的关系，不过误差和采样的速率却是成正比的关系，其输出的值近似等于： （4-8）其中VIN为电压差值，A是输入输出增益，T是时钟周期，PREG是比较器的极点，而增益的值为： （4=9）4.4.2 编码电路设计本次设计使用的是在现阶段编码中版图分布较便利，高规格化电路的ROM编码电路，分别通过上拉电阻产生1和NMOS产生O输出。在将亚稳态转换成有效高电平电路的过程中，相同的输入条件下，晶体管导通的情况下，输出电压保持在Vdd，其中一个输出变为0，下图是编码电路的结构图。图4-10 编码电路结构图我们知道在经过比较器之后送出的电平为温度计码，其工作的原理是先将温度码转换成格林码，最后变成数字化的二进制码，相对于其他解码方式来说，电流逻辑门电路可以满足本次设计中关于高速的电路方式。所设计的电路中温度码与格林码的关系如下公式所示。 (4-3) (4-4)通过相应的电路知识的学习之后，了解到电路中都是以差分的形式来输出，对降低噪声有着较优秀的作用。图4-11 与非门电路图上图所示是逻辑电路中的与非门电路图。在解码电路工作的时候，因为电路源是关闭的，所以噪声会尽可能的降低，使得电路的性能达到最佳。图4-12 异或门电路图通过上图几个电路图的比较可以发现，门电路的电路原理都很近似，这样不仅可以减少传输所消耗的时间，还使得功耗更低。因为一样的高低电平会在节点经过负载电阻时产生。第五章 系统仿真5.1 仿真软件简介由于现在电子科技的不断发展，集成电路的规模也是越来越大，那么所使用的软件工具要求也就越来高。Hspicee可以进行在线仿真，为所设计的电路进行稳态的分析、瞬态的分析以及频域的分析。同时，它还具有温度特性的分析、噪声的分析等等功能。其仿真环境中有很多可用的器件，非常方便，不需要做出具体的实物就可以对设计进行验证。按照设计好的原理图绘制出仿真图像，就可以验证硬件电路设计了，然后加载软件设计代码，启动仿真，就可以对软件代码进行验证，方便快捷。HSPICE还可以对很多通信数据进行监控，比如可以安装虚拟串口，对串口通信进行监控，而且环境是一样的。另外其还可以进行电路板的制作，绘制最终的电路板版图。MATLAB是一种可进行算法开发、数据分析的高级计算机工具，也是一个可用于设计高级矩阵的语言工具。现在最新版本的MATLAB是在C+的基础上进行的，两个非常的相似，不过相对来说其更加简单。具有较好的可移植性、可拓展性，并且拥有完整的联机查询以及帮助系统。5.2 电路仿真本文采用的是0.18CMOS工艺，并使用HSPICE的仿真软件，然后用MATLAB对所输出的数字码形成直方图与FFT分析。图5-1 仿真原理图5.2.1 仿真形式电路的仿真主要有以下四种仿真形式：1）直流点分析：该方式能够用来验证解调器是否可以在直流情况下正常工作， 可用于确定晶体管的工作性能是否完善，以及各个节点的电流电压值。2）瞬态分析其作为一种非线性时域分析，可算出电路时域响应。我们可以得出信号的瞬态波形和初始状态。3）码密度分析在其中码的次数与码密度相等，并且通过电路的微分积分的研究可用直方图来进行表示。4）快速傅里叶变换分析通过把输入信号快速傅里叶变换，并且对其频率分析可获得信噪比等参数，最后得到其动态特性。5.2.1 仿真结果图中所示的横纵坐标分别为电压和时间，以11.6V的电压为参考，其中正弦的输入频率是100MHz，仿真结果如图所示，但是任何的测试都是有所误差的，会有一定的搬动幅度，它的幅度在-0.4+0.4V之间。同理可得到在输入斜波信号的时候的仿真结果下图所示。图5-2 仿真输出图将所得到的数字信号用MATLAB软件进行分析比较，可获得其码密度直方图。图5-2 码密度直方图另外可以通过码密度直方图计算并且得到DNL积分非线性和INL微分非线性的波形图。虽然在将设计的电路进行仿真会出现一些不可预知的错误，但是我们在设定时应该尽量避免，如信号的输入电压是1V，电平较高时，以2.85V为参考，其仿真结果如下图所示。图5-3 微分非线性图图5-4 积分非线性图从上图中的仿真结果图可以知道，图5-8所示的积分非线性的值低于0.245LSB，由图5-9可以知道微分非线性的值低于0.123LSB。最后进行其FFT的分析。图5-5 FFT线性图从以上的仿真结果中不难得出一个结论，本次所设计的12位内插式AD转换器还是具备相当良好的线性性能的，并且在100MHz的信号输入下，能够使得功耗到达所设计的400mW的要求。结 论本次设计主要研究的是高速AD转换器系统的设计，在经过大量的查阅文献和参考一些资料，脑中构建起了一个初步的框架，不过光有框架还不行，更重要的是实践，才能验证我的想法，最终实现高速AD转换器的各项功能。先是通过对转换器的各个功能模块进行研究，了解其存在的联系，并且进行相关硬件电路的设计，其中包括采样保持电路、比较点路、量化编码电路以及所采用的内插式处理电路，经过内插处理，这次设计的AD转换器系统达到了高速的要求，并且减少了比较器和电阻等器件的使用数量。并且仿真结果表明，本次所设计的6位100MHz的AD转换器在一定精度条件内，达到了更快的速度上的要求，而且功耗更是低于180mW。整个流程下来我获得了前所未有的收获，动手能力、思考能力、创新能力、和解决问题的能力均有很大提升，整个毕业设计也是我个人能力不断提升的过程。还有就是在做这个高速AD转换器采集的过程中，许多知识遗忘，导致进程有所延迟，这就需要看以前的教材了，需要把重要的知识点和所用到的方法与结论写下来，这也使得我的思考能力获得了提升。致 谢时间偷偷的溜走，我们最美好的青春流淌在我们大学校园的每一个角落，回想起大一的懵懂到大四的各奔东西，有太多的值得留恋和回味的画面，田径场上顶着烈日挥洒汗水的难忘军训，图书馆里安静的一角等等，不得不说，岁月让我们在最好的年纪让我们经历这些既残忍又美好现在，珍惜我们拥有的一切，不悔当初，不畏未来。现在的我们要收拾行囊，向我们的未来启程，即使前方道路泥泞，步履蹒跚我们还是要坚持自己向梦想前进。在这里我想要感谢的是我的室友和同学，大学四年，有你们的帮助、陪伴，使大学格外难忘。最后我想感谢的是教导过我的学院老师和我的论文指导老师，在毕业设计期间，你们比我们更辛苦，在除了教课之