(精品)数字电子技术基础3.ppt

第三章第三章 组合逻辑电路组合逻辑电路组合逻辑电路的逻辑功能特点 组合逻辑电路是指在任何时刻，电路的输出状态仅与该时刻各输入变量的取值有关，而与电路以前的状态无关。其特征是输出状态与输入状态呈即时性，电路没有记忆功能。组合逻辑电路的电路特点 由常用门电路组合而成，电路中没有从输出向输入的反馈信号，也不存在可以存储信号状态的元件。组合逻辑电路的特点3.1.1 3.1.1 组组合合逻辑电逻辑电路的分析方法路的分析方法 组合逻辑电路的分析一般是根据已知逻辑电路图求出其逻辑功能的过程，实际上就是根据逻辑图写出其逻辑表达式、真值表，并归纳出其逻辑功能。1.组合逻辑电路的分析方法（1）写出逻辑函数表达式（2）化简逻辑得到函数与或表达式（3）列出真值表（4）从真值表找出规律，说明电路实现的功能3.13.1组合逻辑的基本分析方法和设计方法组合逻辑的基本分析方法和设计方法组合逻辑的基本分析方法和设计方法组合逻辑的基本分析方法和设计方法逻辑图逻辑图逻辑表逻辑表达式达式最简与或最简与或表达式表达式最简与或表达式真值表真值表电路的逻辑功能当输入A、B、C中有2个或3个为1时，输出Y为1，否则输出Y为0。所以这个电路实际上是一种3人表决用的组合电路：只要有2票或3票同意，表决就通过。2.1.2 2.1.2 2.1.2 2.1.2 组合逻辑电路的设计方法组合逻辑电路的设计方法组合逻辑电路的设计方法组合逻辑电路的设计方法 组合逻辑电路设计主要是按具体的设计要求用逻辑函数加以描述，再用具体的电路加以实现的过程。1.1.组合逻辑电路设计方法组合逻辑电路设计方法组合逻辑电路设计方法组合逻辑电路设计方法（1）进行逻辑抽象，列真值表。根据电路功能的描述，将其输入与输出的逻辑关系用真值表的形式列出。（2）写表达式，并化简。通过逻辑化简，根据真值表写出最简的逻辑表达式。（3）根据表达式画出电路的逻辑电路图。例1：交通灯故障监测电路设计任务设：灯亮为“1”，灯灭为“0”。状态正常为“0”，不正常为“1”。真值表真值表卡诺图卡诺图得逻辑式得逻辑式用逻辑门组成逻辑电路例2：用逻辑电路设计一个三输入（I1、I2、I3）三输出（L1、L2、L3）的优先排队电路。优先级按I0、I1、I2顺序，高电平有效。按题意的真值表简化真值表得逻辑式转成与非与非表达式画逻辑图 例3 设计一个路灯控制电路，要求实现的功能是：当总电源开关闭合时，安装在三个不同地方的三个开关都能独立地将灯打开或熄灭；当总电源开关断开时，路灯不亮。按此要求得真值表 S S A B C A B C Y Y S S A B C A B CY Y 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 0 0 0 1 1 0 0 1 1 0 1 0 0 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 1 1 0 0 1 1 1 0 1 1 10 00 00 00 00 00 00 00 0 1 0 0 0 1 0 0 0 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 1 1 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 10 01 11 10 01 10 00 01 1S=0S=0总开总开关断开关断开S=1S=1总开总开关闭合关闭合用卡诺图化简得逻辑图1、半加器3.2 加法器和数值比较器加法器和数值比较器能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。加数本位的和向高位的进位3.2.1 加法器2、全加器 能对两个1位二进制数进行相加并考虑低位的进位，即相当于3个1位二进制数相加，求得本位和及进位的逻辑电路称为全加器。Ai、Bi：加数Ci-1：低位的进位Si：本位的和Ci：向高位的进位。全加器的逻辑图和逻辑符号全加器的逻辑图和逻辑符号全加器的逻辑图和逻辑符号全加器的逻辑图和逻辑符号Ci用与非-与非式表示 1.用与门、非门和或门实现的电路 用与或非门实现先求Si和Ci。为此，合并值为0的最小项。再取反，得：实现多位二进制数相加的电路称为加法器。1、4位串行进位加法器位串行进位加法器（三）集成全加器（三）集成全加器构成构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。特点特点：进位信号是由低位向高位逐级传递的，所以运算速度较慢。2 2、超前进位加法器（并行进位加法器）、超前进位加法器（并行进位加法器）进位生成项进位传递条件进位表达式和表达式4 4位超前进位加法器递推公式位超前进位加法器递推公式位超前进位加法器递推公式位超前进位加法器递推公式超前进位电路超前进位电路超前进位电路超前进位电路集成二进制集成二进制集成二进制集成二进制4 4位超前进位加法器位超前进位加法器位超前进位加法器位超前进位加法器加法器的级连加法器的级连加法器的级连加法器的级连 加法器的应用加法器的应用1、8421 BCD码转换为余3码BCD码码+0011=余余3码码2、二进制并行加法/减法器C0-10时，时，B 0=B，电路，电路执行执行A+B运算；当运算；当C0-11时，时，B 1=B，电路执行，电路执行AB=A+B运算。运算。3.2.2 数值比较器数值比较器用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。一、1位数值比较器设AiBi时Li1；AiBi 时Gi1；AiBi时Mi1。得1位数值比较器的真值表。逻辑表达式变换为与非与非式得逻辑图二、4位数值比较器两个4位二进制数值比较 A=A3A2A1A0，B=B3B2B1B0当AB、L=1、G=M=0 A=B、G=1、L=M=0 AB、M=1、L=G=0（一）使用比较法 （从高向低依次判别）当A3 B3、则必然A B、L=1当A3=B3、则须判A2、B2，当A2 B2，则L=1.当A3=B3、.A0=B0，则G=1当A3 B3、.A0 B0，则M=1因此得L、G、M的逻辑表达式或得4位数值比较器逻辑图集成数值比较器集成数值比较器 4 4位数值比较器真值表位数值比较器真值表TTLTTL电路电路电路电路：最低4位的级联输入端AB、AB、A=B和AB 必须预先分别预置为1、1、0。3.3 3.3 编码器和译码器编码器和译码器编码器和译码器编码器和译码器实现编码操作的电路称为编码器。一、二进制编码器（1）3位二进制编码器输入8个互斥的信号输出3位二进制代码真真值值表表逻辑表达式逻辑图（2）3位二进制优先编码器 在优先编码器中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。设I7的优先级别最高，I6次之，依此类推，I0最低。真真值值表表逻辑表达式逻辑表达式逻辑图8 8线线-3-3线优先编码器线优先编码器（3）集成3位二进制优先编码器集成3位二进制优先编码器74LS148ST为使能输入端，低电平有效。YS为使能输出端，通常接至低位芯片的端。YS和ST配合可以实现多级编码器之间的优先级别的控制。YEX为扩展输出端，是控制标志级连时可作输出位的扩展。集成二进制优先编码器集成二进制优先编码器74LS14874LS148的真值表的真值表输入：逻辑输入：逻辑0(0(低电平）有效低电平）有效输出：逻辑输出：逻辑0(0(低电平）有效低电平）有效集成集成3 3位二进制优先编码器位二进制优先编码器74LS14874LS148的级联的级联二、二、二二-十进制编码器十进制编码器1、8421 BCD码编码器输入10个互斥的数码输出4位二进制代码真真值值表表逻辑表达式逻辑图2、8421 BCD码优先编码器真值表逻辑表达式逻辑图8421BCD优先编码器3、集成10线-4线优先编码器3.3.2 3.3.2 译码器译码器译码器译码器 译码是编码的相反过程，把二进制代码翻译成我们需要的不同类型的输出信号的过程称为译码，实现译码操作的电路称为译码器。一、二进制译码器 设二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。二进制译码器可以译出输入变量的全部状态，故又称为变量译码器。（一）3位二进制译码器真值表输入：3位二进制代码 输出：8个互斥的信号逻辑表达式逻辑图电路特点：与门组成的阵列（二）集成二进制译码器74LS138A2、A1、A0为二进制译码输入端，Y7Y0为译码输出端（低电平有效），S1、S2、S3为选通控制端。当S11、S2+S3=0 时，译码器处于工作状态；当S10时，译码器处于禁止状态。真值表输输入入：自然二进制码：自然二进制码输输出出：低电平有效：低电平有效（三）74LS138的级联二-十进制译码器的输入是十进制数的4位二进制编码（BCD码），分别用A3、A2、A1、A0表示；输出的是与10个十进制数字相对应的10个信号，用Y9Y0表示。由于二-十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器。二、二、二、二、二二二二-十进制译码器十进制译码器十进制译码器十进制译码器1、8421 BCD码译码器把二-十进制代码翻译成10个十进制数字信号的电路，称为二-十进制译码器。4线10线译码器真值表（输出高电平有效）得逻辑表达式逻辑图、集成8421 BCD码译码器74LS4274LS42译码器是拒绝伪码的当输入10101111时 输出全为1。三三.显示译码器显示译码器1、LED显示器用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器。I限流电阻R的取值一般D的管压降为1.52V，发光管的电流应为510mA则b=c=f=g=0，a=d=e=1时时c=d=e=f=g=0，a=b=1时时共阳极显示译码器的驱动电路2、显示译码器真值表仅适用于共阳极LED真值表的卡诺图Yb的卡诺图Yc的卡诺图8421 BCD码输入的显示译码器2、集成显示译码器74LS48引脚排列图74LS48功能表功能介绍数码显示电路的动态灭零3.4 3.4 数据选择器和数据分配器数据选择器和数据分配器数据选择器和数据分配器数据选择器和数据分配器3.4.1 数据选择器 数据选择器的逻辑功能：即能从多个输入数据中选出一个送到输出端所以又称多路开关。数据选择器的逻辑框图及等效电路如下图所示。一、4选1数据选择器真值表逻辑表达式地址变量输入数据由地址码决定从路输入中选择哪路输出。逻辑图二、二、集成数据选择器集成数据选择器集成双4选1数据选择器74LS153 选通控制端S为低电平有效，即S=0时芯片被选中，处于工作状态；S=1时芯片被禁止，Y0。集成8选1数据选择器74LS15174LS151的真值表数据选择器的扩展3.4.2 3.4.2 数据分配器数据分配器数据分配器数据分配器 数据分配器的逻辑功能是，将1个输入数据传送到多个输出端中的1个输出端，具体传送到哪一个输出端，也是由一组选择控制信号确定。一、1路-4路数据分配器由地址码决定将输入数据送给哪路输出。真值表逻辑表达式地址变量输入数据逻辑图二、集成数据分配器 把二进制译码器的使能端作为数据输入端，二进制代码输入端作为地址码输入端，则带使能端的二进制译码器就是数据分配器。由74LS138构成的1路-8路数据分配器数据输入端G1=1G2A=0地址输入端数据分配器和数据选择器一起构成数据分时传送系统3.5 用集成电路实现逻辑函数用集成电路实现逻辑函数3.5.1数据选择器实现逻辑函数数据选择器的主要特点：（1）具有标准与或表达式的形式。即：（2）提供了地址变量的全部最小项。（3）一般情况下，Di可以当作一个变量处理。因为任何组合逻辑函数总可以用最小项之和的标准形式构成。所以，利用数据选择器的输入Di来选择地址变量组成的最小项mi，可以实现任何所需的组合逻辑函数。基本步骤确定数据选择器确定地址变量 2 1 取n=k-1个地址变量的数据选择器，k为变量的个数。3个变量，选用2地址变量的数据选择器。A1=A、A0=B、Di代表代表C的取值的取值根据逻辑函数选择电路 1 选用选用74LS153 2 74LS153有两个地址变量的输入端。（1）公式法函数的标准与或表达式：4选1数据选择器输出信号的表达式：比较F和Y，得：3 画连线图 4 （2）图形法3.6只读存储器只读存储器 只读存储器(ROM)因存入信息后其内容只能读出而不能改写，按照数据写入方式特点不同，分成掩模ROM、可编程ROM和可擦除可编程ROM三种类型，然而就总体结构、基本工作原理和使用方法而言，它们之间并无区别。掩模ROM的内容是在芯片制作时通过掩模版的控制，由厂家在生产过程中写入信息的，出厂时已完全固定下来，使用时不能更改；可编程ROM又称为PROM，其内容可由用户编好后写入，但只能写一次，一经写入就不能再更改；可擦除可编程ROM又叫做EPROR，储存的数据可以通过紫外线照射进行擦除和改写，但正常使用时也只能进行读出操作。3.6.1 ROM的结构及工作原理的结构及工作原理一、ROM的结构示意图1基本结构ROM的基本结构示意图。A0、A1、An-1，是输入的n位地址 2内部结构示意图 ROM的内部结构示意图，输入的n位地址码A0、A1、An-1。经地址译码器译码后，产生2n个输出信号W2n-1、W2n-2、W0，称为字选择线，可看成是一个个具体的地址。对应ROM有2n个存储单元，每一个单元都有一个相应地址，D0、D1Db-1。是输出的b位数据，地址输入A0.An-1产生的译码输出W0W2n-1称为“字线”“字线”用于存储单元的地址选择。被选中的地址单元中所存的数据通过D0.Db-1数据线输出。3逻辑结构示意图(1)中、大规模集成电路中逻辑图简化画法的约定 在绘制中、大规模集成电路的逻辑图时，为方便起见，常用图中所示的简化画法。图(a)是一个多输入端与门，竖线为一组输入信号，用与横线相交叉的点的状态表示相应输入信号是否接到了该与门的输入端上。交叉点上画小圆点者表示连上了且为永久连接，不能通过编程改变；交叉点上画“”的表示编程连接，可以通过编程将其断开；既无小圆点也无“”者表示断开。图(b)是多输入端或门，交叉点状态的约定和多输入端与门相同。图(c)所示是同相输出、反相输出和具有互补输出的各种缓冲器(2)逻辑结构示意图 下图所示结构图中，与门阵列里有2n个与门，它们组成了一个n位二进制译码器，其输出是n个输入变量A0An-1的2n个最小项。或门阵列中有b个或门，每一个或门的输出就是由输入变量的若干个最小项构成的一个逻辑函数。从ROM的逻辑结构示意图可知，它实现的都是输出函数的标准与或表达式。Z0=m1+mi+m2n-1Z1=m0+m1+miZb-1=m0+m1+mi+m2n-1ROM的基本工作原理 W0=m0=A1 A0 W1=m1=A1A0 W2=m2=A1 A0 W3=m3=A1A0 D0=W0+W2=m0+m2=A1 A0+A1A0=A0 D1=W1+W2+W3=m1+m2+m3=A1A0+A1A0+A1A0=A0+A1 D2=W0+W2+W3=m0+m2+m3=A1A0+A1A0+A1A0=A0+A1 D3=W1+W3=m1+m3=A1A0+A1A0=A0ROM输出数据真值表ROM的应用举例例1 做函数运算表电路 实现y=x2的运算表（x的取值为015的正数）Y7=m12+m13+m14+m15 。Y6=m8+m9+m10+m11+m14+m15Y5=m6+m7+m10+m11+m13+m15Y4=m4+m5+m7+m9+m11+m12Y3=m3+m5+m11+m13Y2=m2+m6+m10+m14得ROM存储矩阵连接图Y1=0Y0=m1+m3+m5+m7+m9+m11+m13+m15例2试用ROM实现下列函数（1）按四变量写出个函数的标准与或式（2）画ROM矩阵图EPROM扩展芯片3.7 组合电路中的竞争冒险组合电路中的竞争冒险产生竞争冒险的原因 在组合电路中，当多个输入信号的状态同时改变时，输出端可能会出现不正常的干扰信号，使电路产生错误的输出，这种现象称为竞争冒险。产生竞争冒险的原因：主要是门电路的延迟时间产生的。干扰信号 由于门电路存在的性能差异及信号的延迟，致使在某些输入条件下会在输出端产生干扰信号。3.7.2 消除冒险的方法 1修改逻辑设计 采用增加冗余项的方法优点：效果较好缺点：增加了电路复杂性2加入选通脉冲方法：加入选通或同步脉冲，避开输入信号发生转变的瞬间。加入的方法：如下图优点：简单 缺点：缺点：输出不再是电位信号，而是脉冲信号了脉冲的宽度和产生的时间需严格控制3滤波法 输出并接Cf降低尖峰幅度优点：最简单。缺点：增加了输出电压的上升和下降时间，使波形变坏，最高使用频率降低。本章结束本章结束