第02章 MCS-51单片机结构.ppt

1.MSC-51单片机的基本的结构2.封装与引脚3.I/O口的结构与功能4.存储器的配置5.时钟及时序6.单片机的复位电路设计7.低功耗工作方式第第2 2章章单单片片机机的的硬硬件件结结构构 本章内容本章内容Single Chip Microcomputer单片机的基本结构vMCS-51单片机种类繁多，性能各异，但其基本组织结构基本相同。MCS-51MCS-51单片机的组成单片机的组成 ：1.1.8 8位位CPUCPU2.2.片内存储器片内存储器3.3.片内并行片内并行 I/OI/O接口接口4.4.片内片内1616位定时器位定时器/计数器计数器5.5.片内中断处理系统片内中断处理系统6.6.片内全双工串行片内全双工串行I/OI/O口口7.7.时钟电路时钟电路8.8.总线总线MSC-51单片机的封装及引脚v1电源和晶振电源和晶振 VCC(40):接+5V电源正端 VSS(20):接电源地端XTAL1(19):接外部石英晶体的一端XTAL2(20):接外部石英晶体的另一端v2.I/O口引脚口引脚 4个8位并行 I/O 接口引脚P0.0 P0.7、P1.0P1.7、P2.0P2.7 和 P3.0P3.7 为多功能引脚，可自 动切换用作数据总线、地址总线、控制总线和或I/O 接口外部引脚3控制线控制线ALE/PROG(30)ALE/PROG(30)：地址锁存有效信号输出端 EA/VPP(31)EA/VPP(31)：片外程序存储器选择信号端和编程电源 输入端 PSEN(29)PSEN(29)：片外程序存储器读选通信号输出端，低电平有效 RST/V RST/VPDPD(9)(9)：复位信号端和后备电源输入端。输入 10ms以上高电平脉冲，单片机复位。VPD 使用后备电源，可实现掉电保护。/口的结构与功能MCS-51单片机共有四个8位的并行双向口，共计有32根输入/输出(I/O)口线。各端口的每一位均有锁存器，输出驱动器和输入缓冲器。但由于它们在结构上有一定的差异，所以各端口的性质和功能也各不相同。v1P0口(3932脚)P0.0P0.7统称为P0口。在不接片外存储器与不扩展I/O口时，可作为准双向输入/输出口。在接有片外存储器或扩展I/O口时，P0口分时复用为低8位地址总线和双向数据总线。v2P1口(18脚)P1.0P1.7统称为P1口，可作为准双向I/O口使用。对于52子系列，P1.0与P1.1还有第二功能：P1.0可用作定时器/计数器2的计数脉冲输入端T2，P1.1可用作定时器/计数器2的外部控制端T2EX。v3P2口(2128脚)P2.0P2.7统称为P2口，一般可作为准双向I/O口使用；在接有片外存储器或扩展I/O口且寻址范围超过256字节时，P2口用作高8位地址总线(输入时要先置）准双向口的特点v4P3口(1017脚)P3.0P3.7统称为P3口。除作为准双向I/O口使用外，还可以将每一位用于第二功能，而且P3口的每一条引脚均可独立定义为第一功能的输入输出或第二功能。3 3口的第二功能就是做控制总线要口的第二功能就是做控制总线要用分别列出各端口的对应的功能用分别列出各端口的对应的功能P3口的第二功能引脚引脚符号符号 功功 能能P3.0RXD串行口输入端串行口输入端P3.1TXD串行口输出端串行口输出端P3.2INT0外部中断外部中断0请求输入端，低电平有效请求输入端，低电平有效P3.3INT1外部中断外部中断1请求输入端，低电平有效请求输入端，低电平有效P3.4T0定时器定时器/计数器计数器0计数脉冲输入端计数脉冲输入端P3.5T1定时器定时器/计数器计数器1计数脉冲输入端计数脉冲输入端P3.6WR外外部部数数据据存存储储器器写写选选通通信信号号输输出出端端，低低电平有效电平有效P3.7RD外外部部数数据据存存储储器器读读选选通通信信号号输输出出端端，低低电平有效电平有效vP0口的某位P0.n(n=07)结构图，它由一个输出锁存器、两个三态输入缓冲器和输出驱动电路及控制电路组成。从图中可以看出，P0口既可以作为I/O用，也可以作为地址/数据线用。D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/数据数据控制控制VCCT1T2P0P0口引口引脚脚.1、P0口作为普通I/O口输出时输出时CPU发出控制电平“0 0”封锁“与”门，将输出上拉场效应管T1截止，同时使多路开关MUX把锁存器与输出D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/数据数据控制控制VCCT1T2P0P0口引口引脚脚v驱动场效应管T2栅极接通。故内部总线与P0口同相。由于输出驱动级是漏极开路电路，若驱动NMOS或其它拉流负载时，需要外接上拉电阻。P0的输出级可驱动8个LSTTL负载。D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/数据数据控制控制VCCT1T2P0P0口引口引脚脚 输入时输入时-分分读引脚读引脚或或读锁存器读锁存器读引脚：读引脚：由传送指令由传送指令(MOVMOV)实现；实现；下面一个缓冲器用于读端口引脚数据，当执行一条下面一个缓冲器用于读端口引脚数据，当执行一条由端口输入的指令时，读脉冲把该三态缓冲器打开，由端口输入的指令时，读脉冲把该三态缓冲器打开，这样端口引脚上的数据经过缓冲器读入到内部总线。这样端口引脚上的数据经过缓冲器读入到内部总线。D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/数据数据控制控制VCCT1T2P0P0口引口引脚脚D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/数据数据控制控制VCCT1T2P0P0口引口引脚脚 输入时输入时-分分读引脚读引脚或或读锁存器读锁存器读锁存器：读锁存器：有些指令有些指令 如：如：ANL P0ANL P0，A A称为称为“读读-改改-写写”指令，需要读锁存器。指令，需要读锁存器。上面上面一个缓冲器用于读端口锁存器数据。一个缓冲器用于读端口锁存器数据。*原因：如果此时该端口的负载恰是一个晶体管基极，且原端口输出值为1，那么导通了的PN结会把端口引脚高电平拉低；若此时直接读端口引脚信号，将会把原输出的“1”电平误读为“0”电平。现采用读输出锁存器代替读引脚，图中，上面的三态缓冲器就为读锁存器Q端信号而设，读输出锁存器可避免上述可能发生的错误。*D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/数据数据控制控制VCCT1T2P0P0口引口引脚脚D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/数据数据控制控制VCCT1T2P0P0口引口引脚脚准双向口：从图中可以看出，在读入端口数据时，由于输出从图中可以看出，在读入端口数据时，由于输出驱动驱动FETFET并接在引脚上，如果并接在引脚上，如果T2T2导通，就会将输入的导通，就会将输入的高电平拉成低电平，产生误读。所以在端口进行输高电平拉成低电平，产生误读。所以在端口进行输入操作前，应先向端口锁存器写入操作前，应先向端口锁存器写“1”1”，使，使T2T2截止，截止，引脚处于悬浮状态，变为高阻抗输入。这就是所谓引脚处于悬浮状态，变为高阻抗输入。这就是所谓的准双向口。的准双向口。2、P0作为地址作为地址/数据总线数据总线 在系统扩展时，在系统扩展时，P0P0端口作为端口作为地址地址/数据总线数据总线使用时，使用时，分为：分为：P0P0引脚引脚输出地址输出地址/数据数据信息。信息。D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/数据数据控制控制VCCT1T2P0P0口引口引脚脚 CPUCPU发出控制电平发出控制电平“1 1”，打开，打开“与与”门，又使多路开门，又使多路开关关MUXMUX把把CPUCPU的的地址地址/数据总线数据总线与与T2T2栅极反相接通栅极反相接通，输出地，输出地址或数据。址或数据。由图上可以看出，上下两个由图上可以看出，上下两个FETFET处于反相，构处于反相，构成了推拉式的输出电路，其负载能力大大增强。成了推拉式的输出电路，其负载能力大大增强。D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/数据数据控制控制VCCT1T2P0P0口引口引脚脚2 2、P0P0作为作为地址地址/数据总线数据总线 P0P0引脚引脚输出地址输出地址/输入数据输入数据 输入信号是从引脚通过输入缓冲器进入输入信号是从引脚通过输入缓冲器进入内部总线内部总线。此时，此时，CPUCPU自动使自动使MUXMUX向下，并向向下，并向P0P0口写口写“1”1”，“读读引脚引脚”控制信号有效，下面的缓冲器打开，外部数据读入控制信号有效，下面的缓冲器打开，外部数据读入内部总线。内部总线。2 2、P0P0作为作为地址地址/数据总线数据总线-真正的双向口D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/数据数据控制控制VCCT1T2P0P0口引口引脚脚2.P12.P1口的结构及特点口的结构及特点 它由一个输出锁存器、两个三态输入缓冲器和输出驱动电路组成-准双向口。D QD QCLK QCLK QP1.nP1.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚VCCRT TP1口引脚3.P2口的结构及特点口的结构及特点 1.P21.P2口作为口作为普通普通I/OI/O口口D QCLK QMUXP2.n读锁存器读锁存器内部总线内部总线写锁存器写锁存器读引脚读引脚地址地址控制控制VCCRTP2口引脚CPUCPU发出控制电平发出控制电平“0 0”，使多路开关，使多路开关MUXMUX倒向锁存倒向锁存器器输出输出Q Q端，构成一个准双向口。其功能与端，构成一个准双向口。其功能与P1P1相同。相同。2.P22.P2口作为口作为地址总线地址总线 在系统扩展片外在系统扩展片外程序存储器程序存储器扩展数据存储器且容量超过扩展数据存储器且容量超过256B 256B(用用MOVX DPTRMOVX DPTR指令指令)时，时，CPUCPU发出控制电平发出控制电平“1 1”，使多路，使多路开关开关MUXMUX倒倒内部地址线内部地址线。此时，。此时，P2P2输出高输出高8 8位地址。位地址。D QCLK QMUXP2.n读锁存器读锁存器内部总线内部总线写锁存器写锁存器读引脚读引脚地址地址控制控制VCCRTP2口引脚4.P3口的结构及特点 D QD QCLK QCLK QP3.nP3.n读读锁存器锁存器内部总线内部总线写锁存器写锁存器读读引脚引脚VCCRT TP3口引脚第二第二输入功能输入功能第二第二输出功能输出功能一、作为通用I/O口与P1口类似-准双向口(W=1)WP3的内部结构D QD QCLK QCLK QP3.nP3.n读读锁存器锁存器内部总线内部总线写锁存器写锁存器读读引脚引脚VCCRT TP3口引脚第二第二输入功能输入功能第二第二输出功能输出功能二、P3P3P3P3第二功能(Q=1)此时引脚部分输入(Q=1、W=1),部分输出(Q=1、W输出)。WMcs-51引脚功能归纳:v4个并行I/O口均由内部总线控制,端口功能复用会自动识别,不用用户选择.vP0是8位漏级开路的准双向I/O口,可驱动8个LSTTL负载,作地址/数据总线口时,是一真正双向I/O.vP1是8位准双向I/O口,具有内部上拉电阻,可驱动4个LSTTL负载。vP2同P1，并可作为高8位地址总线。vP3同P1，P3口的所有口线都具有第二功能。v单片机功能多，引脚少，因而许多引脚都具有第二功能。v单片机对外呈现三总线形式：P0，P2组成16位地址总线；P0口分时复用为数据总线；由ALE，/PSEN，RST，/EA与P3口中的/INT0（1），T0，T1，/WR，/RD共10个引脚组成控制总线。2.3.5端口输出电路1。LED驱动2.继电器3.固态继电器驱动4.喇叭驱动5.光电耦合驱动2.3.6端口输入电路存储器的配置 MCS-51单片机的存储器采用的是程序存储器与数据存储器截然分开的哈佛(Harvard)结构，即程序存储器和数据存储器各有自己的寻址方式、寻址空间和控制系统。v物理空间与地址物理上分成4个存储器空间：片内程序存储器、片外程序存储器 片内数据存储器、片外数据存储器逻辑上分成3个地址空间：片内、片外统一编址的64KB程序存储器空间 片内256B的数据存储器地址空间 片外64KB的数据存储器空间v1程序存储器(ROM)程序存储器(Program memory)主要用于存放经调试正确的应用程序和常数表格。由于MCS-51单片机采用16位的程序计数器PC和16位的地址总线，因而程序存储器可扩展的地址空间为64KB。程序存储器物理上可分为片内和片外。由引脚电平的高低来决定:1)当EA=1时，CPU从片内程序存储器开始读取指令。当PC的内容超过片内程序存储器地址的最大值(51子系列为0FFFH，52子系列为1FFFH)时，将自动转去执行片外程序存储器的程序。2)当EA=0时，CPU将直接从片外程序存储器中读取指令。MSC-51单片机中7个特殊地址 入口地址 名称0000H程序计数器PC起始地址 0003H外部中断0入中断口地址 000BH定时器T0溢出中断入口地址 0013H外部中断1中断入口地址 001BH定时器T1溢出中断入口地址 0023H串行口接收/发送中断入口地 002BH定时器T2溢出中断入口地址 v2数据存储器（RAM)MCS-51单片机的数据存储器分为内部数据存储器和外部数据存储器两部分。1内部数据存储器 内部数据存储器及专用寄存器内部数据存储器及专用寄存器 q内部数据存储器在结构上可分为两个不同的存储空间,即低128单元的数据存储器空间（00H7FH）和高128单元的具有特殊功能的专用寄存器存贮器空间（80H0FFH）。1)1)片内片内RAMRAM工作寄存器区：字节地址：00H1FH位寻址区：字节地址：20H2FH 位地址为：00H7FH数据缓冲区/堆栈区：字节地址：00H7FH 一般使用30H7FHv2.2.特殊功能寄存器特殊功能寄存器SFRSFR占用字节地址：80HFFH位寻址寄存器：其字节地址可被8整除。专用寄存器：A、B、PSW、DPTR、SPI/O接口寄存器：P0、P1、P2、P3、SBUF、TMOD、TCON、SCON q（1）B寄存器B寄存器是一个8位寄存器，即可作为一般寄存器使用，也可用于乘除运算。做乘法运算时，B是乘数。乘法操作后，乘积的高8位存于B中。做除法运算时，B存放除数。除法操作后，余数存放在B中。q（2）累加器ACC（Accumulator）累加器A是在编程操作中最常用的专用寄存器，功能较多，可按位寻址。（3）程序状态字PSW（Program Status Word）CYCY：进位标志。加减运算时，最高位有进位(加法时)或有借位(减法时),则CY=1,否则CY=0,可由软件置位或清零。AC：半进位标志。例：78H+97H 0111 1000 +1001 0111 1 0000 1111有进位CY=1没有半进位AY=0（4）栈指针SP寄存器栈指针SP寄存器指示出堆栈顶部在内部数据存储器中的位置。系统复位后，SP初始化为07H，如果不重新设置，就使得堆栈由08H单元开始。但08H1FH单元属于工作寄存器区，所以在程序设计中，最好把SP的值设置的大一些，一般将堆栈开辟在30H7FH区域中。SP的值越小，堆栈容量就越大，但最大为128字节。（5）数据指针DPTR寄存器数据指针DPTR由两个8位寄存器DPH和DPL组合而成一个16位专用寄存器，其中DPH为DPTR的高8位，DPL为DPTR的低8位。(6)程序计数器PC 程序计数器PC中存储的是将要执行的指令地址，是一个16位的计数器。寻址范围达64KB。MSC-51单片机的时钟及时序v时钟电路单片机工作时，是在统一的时钟脉冲控制下有序进行的。这个脉冲是由单片机控制器中的时钟电路产生的。时钟电路由振荡器和分频器组成，振荡器产生基本的振荡信号，然后进行分频，得到相应的时钟。振荡电路通常有两种方式：内部振荡方式和外部振荡方式 v内部振荡方式内部振荡方式MCS-51单片机片内有一个用于构成振荡器的高增益反相放大器，引脚XTAL1和XTAL2分别是此放大器的输入端和输出端。把放大器与作为反馈元件的晶体振荡器或陶瓷电容连接，就构成了自激振荡器，其输出就是时钟脉冲。电路如图所示。图中，电容C1、C2在40pF左右，晶振一般为1.2MHz到12MHz之间。CYSC1C2v2外部振荡方式外部振荡方式 1)外部振荡方式就是把外部已有的时钟信号引入单片机内，HMOS型单片机的电路如图所示。对于CHMOS型单片机，XTAL1接片外振荡脉冲输入端，XTAL2悬空。外部中断源 2)振荡信号通过内部时钟电路，经过分频，得到相应的时钟信号。如图所示:振荡器/2QP1P2时钟发生器振荡周期/3/6状态周期锁存周期ALE机器周期XTALXTALCYSC1C2由上图所示知:v振荡周期：振荡周期：晶体振荡器的周期。v状态周期：状态周期：振荡信号经二分频后形成的时钟脉冲信号，用S表示。一个状态周期的两个振荡周期作为两个节拍分别称为节拍P1和节拍P2。在P1有效时，通常完成算术逻辑操作；在P2有效时，一般进行内部寄存器之间的传输。v机器周期：机器周期：通常将完成一个基本操作所需的时间称为机器周期。一个机器周期包含6个状态周期，用S1、S2、.、S6表示；共12个节拍，依次可表示为S1P1、S1P2、S2P1、S2P2、S6P1、S6P2。v指令周期：指令周期：CPU执行一条指令所需要的时间。CPU执行指令是在时钟脉冲控制下一步一步进行的，由于指令的功能和长短各不相同，因此，指令执行所需的时间也不一样。一个指令周期通常含有14个机器周期。P1P2S1振荡周期时钟周期机器周期机器周期指令周期XTAL2(OSC)S2S3S4S5S6S1S2S4S5S3S6P1P1P1P1P1P1P1P1P1P1P1P2P2P2P2P2P2P2P2P2P2P2图 MCS-51单片机各种周期的相互关系振荡周期、时钟周期、机器周期和指令周期下一页v若MCS-51单片机外接晶振为12MHz时，则单片机的四个周期的具体值为：v振荡周期1/12MHz1/12s0.0833sv时钟周期1/6s0.167sv机器周期1sv指令周期14s单片机复位电路设计 复位是单片机的初始化操作，它的主要功能是把机器恢复到起始状态。下表给出了MCS-51单片机的初始化状态。除单片机在开机时要复位外，在运行过程中，当由于程序出错或操作错误使系统死机时，也可以按复位建RET重新启动，使机器进入初始化状态。特殊功能寄存器 复位状态 特殊功能寄存器 复位状态 A00HTMOD00HB00HTCON00HPSW00HTH000HSP07HTLO00HDPL00HTH100HDPH00HTL100HP0P3FFHSBUFB IP0000B SCON00HIE000000B PCON0B v产生复位信号的电路叫复位电路。MCS-51单片机通常采用上电自动复位、按键手动复位两种方式。如下图所示：VCCVCCRSTVSS10uf10MSC-51VCCVCCRSTVSSMSC-5110K1K10uf图（a）：上电自动复位图（b）：按键手动复位低功耗工作方式 MCS-51单片机的CHMOS器件有两种低功耗方式：待机(休眠)方式和掉电保护方式，它们是由电源控制寄存器PCON(97H)中的PD、IDL两位来控制的。PCON控制寄存器的格式如下：SMOD -GF0 GF1 PD IDLSMOD：波特率倍增位，在串行通信时使用。若使用定时器T1产生波特率且该位置1，则在串行口工作于方式1、2、3时波特率乘2。GF1：通用标志位 GF0：通用标志位 PD：掉电方式位，PD1，则进入掉电方式。IDL：待机方式位，IDL1，则进入待机方式。v当当PCON(0)=1PCON(0)=1时时,单片机立即进入待机工作状态.单片机进入待机方式时，CPU时钟被切断，但中断系统、定时器和串行口的时钟信号继续保持，所有SFR保持进入空闲工作方式前的状态。退出空闲方式有两种方法：退出空闲方式有两种方法：1)中断退出 2)硬件复位退出 v当当PCON(1)=1PCON(1)=1时时,单片机立即进入掉电状态,此时振荡器停止工作，芯片的所有功能均停止，但片内RAM和SFR内容保持不变。掉电电压可以降到VCC=2V。退出掉电方式的唯一方法是硬件复位。v目前，集成电路（IC）应用广泛，封装形式多种多样，有DIP双列直插式封装、无线陶瓷芯片载体LCCC(Leadless Ceramic Chip Carrier)、塑料四边引出扁平封装PQFP(Plastic Quad Flat Package)、小尺寸封装SOP(Small Outline Package)、塑料有线芯片载体PLCC(Plastic Leaded Chip Carrier)、塑料扁平组件式PFP封装、插针网格阵列PGA封装、球栅阵列BGA封装、单边接插卡盒SEC(Single Edgecontact Cartridge)封装、芯片尺寸CSP封装，多芯片模块MCM封装、内建非凹凸层BBUL（Bump less Build-Up Layer）封装等，等，查找IC芯片封装技术资料，学习比较不同封装技术的特点及应用范围。