电子技术--数字电路部分 第八章 可编程逻辑器件.ppt
-
资源ID:69410806
资源大小:879.50KB
全文页数:20页
- 资源格式: PPT
下载积分:16金币
快捷下载
会员登录下载
微信登录下载
三方登录下载:
微信扫一扫登录
友情提示
2、PDF文件下载后,可能会被浏览器默认打开,此种情况可以点击浏览器菜单,保存网页到桌面,就可以正常下载了。
3、本站不支持迅雷下载,请使用电脑自带的IE浏览器,或者360浏览器、谷歌浏览器下载即可。
4、本站资源下载后的文档和图纸-无水印,预览文档经过压缩,下载后原文更清晰。
5、试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓。
|
电子技术--数字电路部分 第八章 可编程逻辑器件.ppt
电子技术电子技术数字电路部分数字电路部分第八章 可编程逻辑器件第八章 可编程逻辑器件(PLD,Programmable Logic Device)数字数字系统系统2.PLD.PLD的特点:是一种的特点:是一种按通用器件来生产按通用器件来生产,但但逻辑功能逻辑功能是由用户通过对器件是由用户通过对器件编程来设编程来设定的定的8.1 8.1 概述概述一、一、PLDPLD的基本特点的基本特点1.1.数字集成电路从功能上有分为数字集成电路从功能上有分为通用型、通用型、2.2.专用型专用型两大类两大类1.1.PALPAL 可编程逻辑阵列可编程逻辑阵列2.2.FPLA FPLA 现场可编程阵列逻辑现场可编程阵列逻辑3.3.GAL GAL 通用阵列逻辑通用阵列逻辑4.4.EPLD EPLD 可擦除的可编程逻辑器件可擦除的可编程逻辑器件5.5.FPGA FPGA 现场可编程门阵列现场可编程门阵列6.6.ISP-PLD ISP-PLD 在系统可编程的在系统可编程的PLDPLD二、二、PLDPLD的发展和分类的发展和分类PROMPROM是最早的是最早的PLDPLD三、LSI中用的逻辑图符号SPLD的分类的分类PLAPLA及其应用及其应用及其应用及其应用P P P PL L L LA A A A的的的的阵阵阵阵列列列列结结结结构构构构用用PLAPLA实现逻辑函数的基本原理是基于函数实现逻辑函数的基本原理是基于函数的最简与或表达式,故首先需要将逻辑函数的最简与或表达式,故首先需要将逻辑函数化为最简与或表达式,然后根据最简与或表化为最简与或表达式,然后根据最简与或表达式画出达式画出PLAPLA的阵列图。的阵列图。例例用用PLAPLA实现下列一组函数实现下列一组函数化化简简阵阵列列图图PALPALPALPAL的阵列结构的阵列结构的阵列结构的阵列结构例例 如如图图所所示示为为用用PALPAL实实现现的的一一组组组组合合逻逻辑辑函函数数,试试写写出出该组逻辑函数的表达式该组逻辑函数的表达式。解解 根据如图所示根据如图所示PALPAL与阵列的编程情况可知,函数与阵列的编程情况可知,函数Y Y3 3是由是由4 4个个与项相加组成的,这与项相加组成的,这4 4个与项分别为个与项分别为ABCABC、BCDBCD、ACDACD和和ABDABD,所所以函数以函数Y Y3 3的表达式为:的表达式为:同理,函数同理,函数Y Y2 2是由是由3 3个与项个与项和相加组成的,函数和相加组成的,函数Y Y1 1是由是由2 2个与项和相加组成的,函个与项和相加组成的,函数数Y Y0 0是由是由2 2个与项个与项ABAB和相加和相加组成的,所以:组成的,所以:8.4 通用逻辑阵列 GAL8.4.1 电路结构形式可编程“与”阵列+固定“或”阵列+可编程输出电路OLMC编程单元采用E2CMOS 可改写 复杂可编程逻辑器件复杂可编程逻辑器件(CPLD)与与PAL、GAL相比,相比,CPLD的集成度更高,有更多的的集成度更高,有更多的输入端、乘积项和更多的宏单元;输入端、乘积项和更多的宏单元;每个块之间可以使用可编程内部连线每个块之间可以使用可编程内部连线(或者称为可编程或者称为可编程的开关矩阵的开关矩阵)实现相互连接。实现相互连接。CPLD器件内部含有多个逻辑块,每个逻辑块都相当于器件内部含有多个逻辑块,每个逻辑块都相当于一个一个GAL器件器件;CPLD的结构的结构更多成积项、更多宏单元、更多的输入信号。更多成积项、更多宏单元、更多的输入信号。8.7 现场可编程门阵列FPGA一、基本结构一、基本结构1.IOB1.IOB2.CLB2.CLB3.3.互连资源互连资源4.SRAM4.SRAM二、编程数据的装载3 3、“装载装载”结束后,进入编程结束后,进入编程设定的工作状态设定的工作状态!每次停电后,!每次停电后,SRAMSRAM中数据消失中数据消失下次工作仍需重新装载下次工作仍需重新装载1 1、数据可先放在、数据可先放在EPROMEPROM或或PCPC机中机中2 2、通电后,自行启动、通电后,自行启动FPGAFPGA内内部的一个时序控制逻辑电路,部的一个时序控制逻辑电路,将在将在EPROMEPROM中存放的数据读中存放的数据读入入FPGAFPGA的的SRAMSRAM中中8.9 PLD的编程真值表,方程式,电路逻辑图(真值表,方程式,电路逻辑图(SchematicSchematic)状态转换图(状态转换图(FSMFSM)以上各种以上各种PLDPLD均需离线进行编程操作,使用均需离线进行编程操作,使用开发系统开发系统一、开发系统一、开发系统1 1、硬件:计算机、硬件:计算机+编程器编程器2 2、软件:开发环境(软件平台)、软件:开发环境(软件平台)VHDL,VerilogVHDL,Verilog抽象(系统设计采用抽象(系统设计采用Top-DownTop-Down的设计方法)的设计方法)选定选定PLDPLD选定开发系统选定开发系统编写源程序(或输入文件)编写源程序(或输入文件)调试,运行仿真,产生下载文件调试,运行仿真,产生下载文件下载下载测试测试二、步骤二、步骤计算机根据用户编写的源程序运行开发系统软件,产生相应的计算机根据用户编写的源程序运行开发系统软件,产生相应的编程数据和编程命令,通过五线编程电缆接口与编程数据和编程命令,通过五线编程电缆接口与CPLD连接连接。将电缆接到计算机的并行口,通将电缆接到计算机的并行口,通过编程软件发出编程命令,将编程过编程软件发出编程命令,将编程数据文件(数据文件(*JEDJED)中的数据转换成中的数据转换成串行数据送入芯片。串行数据送入芯片。编程条件编程条件(1)专用编程电缆;()专用编程电缆;(2)微机;()微机;(2)CPLD编程软件。编程软件。