计算机组成原理复习资料.ppt

作业9：画出并行补码定点加减运算器框图(设机器数采用2位符号位)，并描述其信息加工过程。【解解】机器数采用2位符号位的并行补码定点加减运算器框图如下页图所示。并行补码定点加减运信息加工过程可描述为：GA(A加X)+GS(A加X加1)A 溢出判断过程可描述为：A0A1V 0 A n+1加法器加法器(n+2(n+2位位)V V溢出判断 GA GB求补控制逻辑0 X n+1 一、回答下列问题（每题一、回答下列问题（每题3分，共计分，共计30分）分）1、假定一个十进制数为一66，按补码形式存放在一个8位寄存器中，该寄存器的内容用十六进制表示为何数？2、计算机中数据发生溢出的根本原因是 什么？计算机如何处理定点数溢出？3、在哪种机器数中,零的表示形式是唯一的？4、定点16位字长的字，采用补码表示时，一个字所能表示的整数范围是多少？5、十进制数-129.25对应的IEEE 754单精度浮点数是多少？6、在定点二进制运算器中，减法运算一般通过什么电路来实现？如何实现？7、浮点数采用什么机器数形式时，可用全0表示机器0？8、浮点数的阶码和尾数哪个决定其表示范围？哪个符号决定其符号？9、假设一个8位寄存器中存放数据为8AH，试问该数为无符号数和原码时，对应的十进制真值各是多少？10、同机器字长的原码和补码表示范围有何不同？原因何在？二、正确表示和计算下列各题（共计二、正确表示和计算下列各题（共计30分）分）1、设某浮点机机器字长16位，其中阶码6位(含阶符1位)；尾数10位(含1位符号位)，当其阶码用移码表示，尾数用补码表示时，其规格化最大浮点数和最小浮点数各是多少?（5分）2、已知X=65,Y=-74,请用8位符号补码计算X+Y及X-Y。要求有计算过程。（10分）3、已知X=-110.1011,Y=+1001.001;用补码浮点数表示并计算X-Y,，结果还原成十进制真值。阶码4位，尾数8为，皆含1位符号位。(15分)答案与评分标准答案与评分标准一、1、假定一个十进制数为一66，按补码形式存放在一个8位寄存器中，该寄存器的内容用十六进制表示为何数？答：答：-66补=-1000010补=1 0111110=BE2、计算机中数据发生溢出的根本原因是 什么？计算机如何处理定点数溢出？答：答：溢出的根本原因是机器字长有限。1分 不保存结果，直接进入溢出中断处理。2分3、在哪种机器数中,零的表示形式是唯一的？答：补码和移码机器数其零的表示是唯一的。前者2分，后者1分。4、定点16位字长的字，采用补码表示时，一个字所能表示的整数范围是多少？答：答：-215215-15、十进制数-129.25对应的IEEE 754单精度浮点数是多少？答答：(-129.25)10=(-10000001.01)2 =(-1.0000001012111)2 1分 s=1 e=1111111+111=1000110 f=00000010100000000000000 2分或 1 1000110 00000010100000000000000 2分 6、在定点二进制运算器中，减法运算一般通过什么电路来实现？如何实现？答：答：通过补码二进制加法器实现。2分 用被减数加上减数的机器负数实现。1分7、浮点数采用什么机器数形式时，可用全0表示机器0？答：答：阶码用移码表示，尾数用补码表示即可。8、浮点数的阶码和尾数哪个决定其表示范围？哪个符号决定其符号？答：答：阶码决定浮点数的表示范围；1.5分 尾数的符号决定浮点数的符号。1.5分 9、假设一个8位寄存器中存放数据为8AH，试问该数为无符号数和原码时，对应的十进制真值各是多少？答答：无符号数对应的真值为：138 ；1.5分 原码对应的真值为：-10 ；1.5分10、同机器字长的原码和补码表示范围有何不同？原因何在？答：补码比原码多表示一个最小机器负数；1分 因为0的原码表示有两个，多占用了一个表示负数的机器数。2分二、二、1、设某浮点机机器字长16位，其中阶码6位(含阶符1位)；尾数10位(含1位符号位)，当其阶码用移码表示，尾数用补码表示时，其规格化最大浮点数和最小浮点数各是多少?（本题5分）答：答：规格化最大浮点数为：(1-2-9)231 (3分分)规格化最小浮点数为：-231 (2分分)2、已知X=65,Y=-74,请用8位符号补码计算X+Y及X-Y。要求有计算过程。（本题10分）答：答：X补=+1000001补=0 1000001 1分 Y补=-1001010补=1 0110110 1分 -Y补=0 1001010 1分 X+Y补=X补+Y补=00 1000001 +11 0110110 11 1110111 3分X+Y=-1001=-9 1分 X+Y补=X补+-Y补=00 1000001 +00 1001010 01 0001011 溢出 3分3、已知X=-110.1011,Y=+1001.001;用补码浮点数表示并计算X-Y,，结果还原成十进制真值。阶码4位，尾数8为，皆含1位符号位。(15分)答：X补=-0.11010112011补=0 011 1.0010101 2分 Y补=+0.1001001 2100补=0 100 0.1001001 2分 -Y补=1 100 1.0110111 1分对阶 E补=00 011 E=-1 2分 +11 100 11 111 X补=0 100 1.1001010 1 1分分尾数求差 11.1001010 1 +11.0110111 11.0000001 2分 规格化 ：尾数结果已是规格化数。1分舍入处理：采用0舍1入法，结果为：X-Y补=00 100 11.0000010 1分溢出判断：阶码没有溢出，浮点数没有溢出。1分最终真值为：-0.111111 2100=-1111.11=-15.75 2分 一、问答题(每题6分，共计30分)1、现代计算机的存储模块是一个三级存储系统，即Cache、主存和辅存(硬盘)，它们的速度和容量是如何分布的？各由什么存储介质构成？由CPU直接管理的是哪些？答：Cache、主存和辅存(硬盘)的速度呈递减分布；容量呈递增分布。2分 Cache由SRAM构成；主存由DRAM和少量的ROM构成；辅存(硬盘)由磁表面存储介质构成。2分 CPU直接管理Cache和主存。2分2、DRAM型存储器为什么需要定时刷新？SRAM型存储器为什么不需要？提高主存的速度为什么不考虑使用SRAM构成主存的RAM区？使用小容量的高速缓存为什么可以提高CPU访存速度？答：静态RAM采用触发器工作原理存储信息，在带电情况下可以稳定储存信息；动态RAM利用电容存储电荷的原理存储信息。由于在一定时间内电容存储的电荷会自动消失，所以在2ms内必须对动态RAM刷新一次。2分 SRAM速度虽快，但位价高，出于成本考虑不使用其构成大位量的主存RAM区。2分 是基于程序访问的局部性原理。该原理确定对存储器的访问在时间与空间上都会局限在小容量区域。2分。3、主存中的ROM起什么作用？如果开机执行程序在硬盘里，CPU能直接执行吗？为什么？如果CPU第一次执行某条指令，它可能在Cache中取到它吗？为什么？答：主存中的ROM是开机后CPU执行的程序区，其内保存开机自检与引导程序。2分 由于CPU不能直接访问硬盘，所以CPU不能执行存放在硬盘里的开机执行程序。2分 CPU第一次执行某条指令，它也有可能在Cache中取到它；因为该指令可能正好包含在已被执行过的程序块中，该块属于被访问过的块已经进入Cache。2分 4、主存储器的性能指标有哪些？含义是什么？答：存储器的性能指标主要是存储容量.存取时间、存储周期和存储器带宽。2分在一个存储器中可以容纳的存储单元总数通常称为该存储器的存储容量。1分存取时间又称存储访问时间，是指从启动一次存储器操作到完成该操作所经历的时间。1分存储周期是指连续两次独立的存储器操作（如连续两次读操作）所需间隔的最小时间。1分存储器带宽是指存储器在单位时间内的数据传输速率。1分5、Cache的三种映像方式各如何实现？实际应用中通常采用哪种映像方式？为什么？答：直接映像是将主存中的某一块只能映像到Cache中的一个固定块上；2分 全相联映像是主存中的某一块可以映像到Cache中的任一块上；2分 组相联映像是介于直接映像和全相联映像之间的一种折中方式，即：组内全相联映像，组间直接映像。1分 组相联映像方式以其命中率高、易于实现等优点被广泛应用于实际中。1分二、应用题二、应用题(共计共计40分分)1、存储器容量为、存储器容量为32字，字长字，字长64位，模块数位，模块数m=8，用，用交叉方式进行组织。存储周期交叉方式进行组织。存储周期T=200ns,数据总线宽数据总线宽度为度为64位，总线传输周期位，总线传输周期=50ns。问该存储器的带。问该存储器的带宽是多少？宽是多少？(本题本题5分分)解：连续读出 m=8 个字的信息量是：q=64位8=512bits 连续读出 8 个字所需的时间是：t=T+(m 1)=200+750=5.510-7s 交叉存储器的带宽是:W=q/t=512/（5.510-7s）93107 bits/s2、设CPU共有16根地址线和8根数据线，并用MREQ作为访存控制信号，WR作为读/写命令信号(高为读，低为写)。设计一个容量为32KB、地址范围为0000H7FFFH的主存储器。详细画出CPU与存储芯片级译码器之间的连接图。可选芯片如下：注意：G1为高有效，G2A和G2B为低有效；Y0，Y7为低有效。(本题15分)G1 Y7G2A 译 Y6G2B 码 :AB 器C Y0SRAMA12A0 CSD7D0 WE解：芯片容量为：8K8bits=8KB 32KB容量的存储器需要4片8KB存储芯片；1分 4芯片地址分配如下：4分 芯片0：0000H1FFFH 芯片1：2000H3FFFH 芯片2：4000H5FFFH 芯片3：6000H7FFFH 芯片译码地址分配如下：A13A14A15对应3-8译码器的输入端ABC，Y0Y3译码输出分别选择芯片0芯片3的片选CS；WR输出至存储芯片的WE端，MREQ直接输出至G1，反相输出至G2AG2B。3、设某计算机采用2路组相联映像Cache，已知主存容量为4MB，Cache容量为4KB，字块长度为8个字(32位/字)。(本题20分)（1）画出反映主存与Cache映像关系的主存地址各字段分配框图，并说明每个字段的名称及位数；（2）设Cache初态为空，若CPU依次从主存第0，1，99号单元读出100个字(主存一次读出一个字)，并重复按此次序读10次，问命中率为多少？（3）如果Cache的存取时间是50ns，主存的存取时间是500ns，根据（2）求出的命中率，求平均存取时间；（4）计算Cache主存系统的效率。解：（1 1）根据每个字块有8个字，每个字32位，得出主存地址字段中块内地址为5位(其中3位为字地址，2位为字节地址)。根据Cache的容量为4KB=212B，字块大小为25B，得Cache共有212/25=27块，故c=7。根据2路组相联映像，有2r=2，r=1，则组地址位数q=c-r=7-1=6位。根据主存容量为4MB=222B，得出主存地址字段中主存的标记位为：22-6-5=11位。故主存地址字段中各段的位数分配为：7分 主存块标记块内地址组地址11位6位5位（2）由于每个字块中有8个字，而且初态Cache为空，因此CPU 第1次读第0号单元时，未命中，必须访问主存，同时将该字所在字块调入Cache第0组中的任一字块内，接着读17号单元时均命中。同理，CPU读8、16、96号单元时均未命中。所以第1次访存共未命中100/8=13次，以后9次读100个单元皆命中。命中率为：(10010-13)/(10010)=0.987 6分（3）根据（2）求得的命中率0.987，可算出平均访存时间为：0.98750ns+(1-0,987)500ns=55.85ns4分（4）Cache主存系统的效率为：3分 (50ns/55.85ns)100%=89.5%4、已知虚拟存储空间为64KB某计算机，配有16KB的物理内存，采用分页方式管理虚拟存储空间，页大小为4KB。当前内存的使用状况如下面图所示；现在CPU要访问652A16地址单元，画图说明MMU如何通过页表实现将CPU输入的逻辑地址转换成物理地址。图中要明示访问地址所在的页是否命中内存。图中要明示访问地址所在的页是否命中内存。(10分分)2460 页面号 页号 0 1 2 3 解：01100101 0010 1010页号页内字地址页表基地址 装入位 主存页面号 1 10100101 0010 1010页面号页内字地址命中第第7章章 测试题测试题1、指令字中有哪些字段？各有何作用？如何确定这些字段的位数？【答答】指令字中有三个字段：操作码字段、寻址特征字段和地址码字段。操作码字段指出机器完成某种操作，其位数取决于指令系统的操作种类；寻址特征字段指出该指令以何种方式寻找操作数的有效地址，其位数取决于寻址方式的种类；地址码字段和寻址特征字段共同指出操作数或指令的有效地址，其位数与寻址范围有关。2、在寄存器寄存器型、寄存器存储器型和存储器存储器型三类指令中，哪类指令的执行时间最长？哪类指令的执行时间最短？为什么？【答答】这三类指令中，寄存器寄存器型指令执行时间最短，存储器存储器型指令执行时间最长。因为前者两个操作数都在寄存器中；后者两个操作数都在存储器中。而访问一次寄存器的时间比访问一次存储器的时间要短得多。3、设某机器共能完成78种操作，若指令字长为16位，试问单地址格式的指令其地址码可取几位？若想使指令的寻址范围扩大到216，可采取什么办法？举出三种不同的例子加以说明。【答】根据78种操作，可求出操作码的位数为7位，则单地址格式的指令地址码占16-7=9位。若想使指令的寻址范围扩大到216，可采用以下三种寻址方式：（1）若存储字长为16位，可采用寄存器间接寻址使寻址范围扩大到216，因为从存储单元中取出的有效地址为16位。（2）采用变址寻址方式，设变址寄存器RX位16位，则有效地址EA=(XR)+A，可使寻址范围扩大到216。（3）采用变基址寻址方式，设变址寄存器RB位16位，则有效地址EA=(BR)+A，可使寻址范围扩大到216。4、某机主存容量为64K16位，并且指令字长、机器字长和存储字长相等，采用单字长一地址指令，共有60条。试设计四种寻址方式的指令格式，并说明每一种寻址方式的寻址范围及有效地址计算方法。【答】根据题意，指令格式如下所示：OPOPX XA A6位2位8位其中X为寻址特征，2位，可允许如下四种寻址方式：（1）X=00，直接寻址，EA=A，寻址范围为28=256；（2）X=01，间接寻址，EA=(A),寻址范围为216=64K；（3）X=10，变址寻址，EA=(RX)+A,寻址范围为216=64K；（4）X=11，基址寻址，EA=(RB)+A,寻址范围为216=64K。5、RISC指令系统具有哪些主要特点？【答】RISC指令系统特点如下：（1）选取使用频度较高的一些简单指令，复杂指令的功能由执行频度高的简单指令组合来实现；（2）指令长度固定，指令格式和寻址方式种类少；（3）大多数指令操作都在寄存器之间进行，只有取数(LOAD)和存数(STORE)指令访问存储器。6、某指令系统指令字长16位，如果操作码固定为4位，则三地址格式的指令共有几条？如果采用扩展操作码技术，对于三地址、二地址、一地址和零地址这四种格式的指令，每种指令最多可以安排几条？写出它们的格式。【答答】指令字长16位，如果操作码固定为4位，则三地址格式指令共有16条。若采用扩展操作码技术，这16位字长指令有15条三地址格式指令；15条二地址格式指令；15条一地址格式指令和16条零地址格式指令，共61条指令。指令格式如下：4位操作码(15条三地址格式指令)0000 xxxx xxxx xxxx 0001 xxxx xxxx xxxx 1110 xxxx xxxx xxxx8位操作码(15条二地址格式指令)1111 0000 xxxx xxxx 1111 0001 xxxx xxxx 1111 1110 xxxx xxxx 12位操作码(15条一地址格式指令)1111 1111 0000 xxxx 1111 1111 0001 xxxx 1111 1111 1110 xxxx16位操作码(16条零地址格式指令)1111 1111 1111 0000 1111 1111 1111 0001 1111 1111 1111 1111 7、假设某RISC机有加法和减法指令，其功能如下：ADD Ri,Rj,Rk 完成(Ri)+(Rj)(Rk)操作 SUB Ri,Rj,Rk 完成(Ri)-(Rj)(Rk)操作 若设R0寄存器恒为0，如何利用上述指令完成寄存器之间的传送，寄存器清“0”和寄存器内容取负。【答答】用加法指令实现寄存器间的传送和寄存器清“0”，用减法指令实现寄存器内容取负。指 令 操作说明ADD R0,R2,R3 (R0)+(R2)R3 R2R3 传送ADD R0,R0,R2 (R0)+(R0)R2 R2 清“0”SUB R0,R2,R3 (R0)-(R2)R3 R2内容取负R3【例例7】当遇到什么情况时，流水将受阻？举例说明。【答答】流水线受阻一般有三种情况：（1）在指令重叠执行过程中，硬件资源满足不了重叠执行的要求，发生资源冲突。如在同一时间内，几条重叠执行的指令分别要取指令、取操作数和存结果。都要访存，会发生访存冲突。（2）在程序的相邻指令之间出现了某种关联，如当一条指令需要用到前面指令的执行结果，而这些指令均在流水线中重叠执行，就可能引起数据相关。（3）当流水线遇到分支指令时，如一条指令要等前一条（或几条）指令做出转移方向的决定后，才能进入流水线时，便发生转移相关。【例例8】写一组指令序列，说明因数据相关会影响该程序的执行结果。【答答】假设处理器具有五级流水结构：IF(取指)、ID(译码和取操作数)、EX(执行)、MEM(访存)、WR(写回结果到寄存器)，下列指令序列中，第（2）、（3）、（4）指令将由于与第（1）条指令数据相关而取到错误的数据。(1)SUB R3,R1,R2 ；(R1)-(R2)R3(2)ADD R6,R3,R4 ；(R3)+(R4)R6(3)AND R7,R5,R3 ；(R5)AND(R3)R7(4)OR R8,R3,R2 ；(R3)OR(R2)R8(5)SUB R10,R9,R3 ；(R9)-(R3)R10 由于第（1）条指令在第5个时钟周期结束参能将结果写入R3，而第（2）、（3）、（4）指令分别在第3、4、5个时钟周期要读R3的内容，造成错误。【例例9】假设指令流水线分成8个过程段，若每个过程段所需的时间为T，试问完成100条指令需多少时间？【答答】根据题意，所需时间为：8T+(100-1)T=107T【例例10】今有四级流水线，分别完成取指(IF)、译码并取数(ID)、执行(EX)、写结果(WR)四个步骤，假设完成各步操作的时间依次为100ns、100ns、70ns、50ns。（1）流水线的时钟周期应取何值？（2）若相邻的指令发生数据相关，那么第二条指令安排推迟多少时间才能不发生错误？（3）若相邻两条指令发生数据相关，而不推迟第二条指令的执行，可采取什么措施？【答答】（1）流水线的时钟周期应按各步操作的最长时间来确定，所以应取100ns。（2）若相邻的指令发生数据相关，则第二条指令要推迟执行，至少推迟2个时钟周期时间才能不发生错误。（3）若想不推迟第二条指令的执行，可采用硬件旁路技术，即设置直接传送数据的通路。第第10章章 控制单元的设计控制单元的设计(微程序设计微程序设计)1、通常控制单元的设计可分为哪两类？各类的核心部件是什么？【答答】通常控制单元的设计可分为组合逻辑设计和微程序设计两大类，前者的核心部件是时序电路，后者的核心部件是ROM型控制存储器。2、在微程序控制器中，机器指令与微指令具有什么样的关系？【答答】在微程序控制器中，机器指令与微指令的关系是每一条机器指令由若干条微指令组成的微程序来解释执行。3、什么是水平微指令？什么是垂直微指令？各有何特点？【答答】水平型微指令一次能定义并执行多个微操作，其并行操作能力强，效率高；大多数微命令一般可直接控制对象，故执行时间短；可用较少的微指令数来实现一条机器指令的功能。但指令字长较长。垂直型微指令的结构类似于机器指令的结构，由微操作码和微地址码组成；微操作码经译码确定微指令的功能，执行时间较长；通常一条微指令只能有1-2个微操作命令，所以并行执行能力较差，微指令字长较短，故实现一条机器指令的微程序要比水平型微指令编写的微程序长得多。4、在控制器的控制信号中，何谓相容的控制信号？何谓相斥的控制信号？【答答】同一个CPU周期中，可以并行发出的控制信号叫相容的控制信号；同一个CPU周期中，不可以并行发出的控制信号叫相斥的控制信号。5、微指令字中操作控制字段有哪些控制方法？各有何特点？【答答】微指令字中操作控制字段主要有三种控制方式：（1）直接控制，又称直接编码，其特点是操作控制字段中的每一位代表一个微命令。如下图所示：此控制方式的优点是简单直观，输出直接用于此控制方式的优点是简单直观，输出直接用于控制，执行速度的快；缺点是微指令字较长，使控控制，执行速度的快；缺点是微指令字较长，使控制存储容量较大。制存储容量较大。控制信号下地址操作控制（2）字段直接编码控制，又称显式编码控制，其特）字段直接编码控制，又称显式编码控制，其特点是将微指令控制字段分成几段，并使每个字段经点是将微指令控制字段分成几段，并使每个字段经译码后发出各个微操作命令。如下图所示：译码后发出各个微操作命令。如下图所示：每个字段中的微命令必须是互斥的。这种控制方式用较少的二进制信息表示较多的微命令信号，缩短了微指令字长，但增建了译码电路，使微程序的执行速度降低。控制信号译码译码译码字段1字段2字段3下地址操作控制（3）字段间接编码控制，又称隐式编码控制，其特）字段间接编码控制，又称隐式编码控制，其特点是在显式编码控制基础上，将某些字段的某些微点是在显式编码控制基础上，将某些字段的某些微命令由另一字段中的某些微命令解释，才能使微操命令由另一字段中的某些微命令解释，才能使微操作命令有确切的含义。如下图所示。此法更能缩短作命令有确切的含义。如下图所示。此法更能缩短微指令字长，但执行速度也更加降低。微指令字长，但执行速度也更加降低。译码译码译码控制信号控制信号操作控制字段1字段2字段n下地址 此外，还可以将直接控制与字段编码（直接或间此外，还可以将直接控制与字段编码（直接或间接）控制混合使用。接）控制混合使用。6、说明下一微指令地址、说明下一微指令地址(简称下地址简称下地址)有几种形成方有几种形成方式，并说明每种方式如何形成下一微指令地址。式，并说明每种方式如何形成下一微指令地址。【答答】微指令的地址有六种方式形成：微指令的地址有六种方式形成：（1）直接由微指令的下地址字段指出；）直接由微指令的下地址字段指出；（2）根据机器指令的操作码形成；）根据机器指令的操作码形成；（3）增量计数器法；）增量计数器法；（4）根据各种标志决定微指令分支转移的地址；）根据各种标志决定微指令分支转移的地址；（5）通过测试电路形成；）通过测试电路形成；（6）由硬件产生微程序入口地址。）由硬件产生微程序入口地址。7、某机有、某机有5条微指令，每条微指令发出的控制信号条微指令，每条微指令发出的控制信号如下表所示：用直接控制法设计微指令控制字段。如下表所示：用直接控制法设计微指令控制字段。微指令微指令激活的控制信号激活的控制信号abcdefghijI1I2I3I4I5解：由表可见，控制信号解：由表可见，控制信号c、g、i仅在微指令仅在微指令I1同时同时出现，可合并用出现，可合并用1位控制字段表示。控制信号位控制字段表示。控制信号b、h仅在微指令仅在微指令I2中同时出现，也可以合并用中同时出现，也可以合并用1位控制字位控制字段表示。这样段表示。这样10个控制信号个控制信号aj可以压缩到可以压缩到7个，微个，微指令格式如下所示：指令格式如下所示：abhcgidefj12345678、下表给出下表给出8条微指令条微指令I1I8及所包含的微命令控及所包含的微命令控制信号，设计微指令操作控制字段格式，要求所使制信号，设计微指令操作控制字段格式，要求所使用的控制位最少，而且保持微指令本身内在的并行用的控制位最少，而且保持微指令本身内在的并行性。性。微指令微指令所含的微命令所含的微命令I1I2I3I4I5I6I7I8a b c d ea d f gb hcc e g ia h jc d ha b h【答答】为了便于分析每条指令的微命令是否互斥，为了便于分析每条指令的微命令是否互斥，下表列出了每条微指令激活的微命令：下表列出了每条微指令激活的微命令：微指令微指令激活的控制信号激活的控制信号abcdefghijI1I2I3I4I5I6I7I8分析：分析：a,i 是互斥的；是互斥的；b,i,j 是互斥的；是互斥的；c,f,j 是互斥的；是互斥的；d,i,j 是互斥的；是互斥的；e,f,h 是互斥的；是互斥的；其中其中a,i与与b,i,j选后者编码便于控制位减少；选后者编码便于控制位减少；c,f,j与与d,i,j有重叠，不列入编码字段；有重叠，不列入编码字段；e,f,h选中作为另一选中作为另一段编码。微指令操作控制字段格式采用直接控制与段编码。微指令操作控制字段格式采用直接控制与显式编码控制混合方式如下：显式编码控制混合方式如下：a ac cd dg11 j11 j10 i10 i01 b01 b11 h11 h10 f10 f01 e01 e9、某机共有、某机共有52个微操作控制信号，构成个微操作控制信号，构成5个相斥类个相斥类的微命令组，各组分别包含的微命令组，各组分别包含5、8、2、15、22个微个微命令。已知可判定的外部条件有两个，微指令字长命令。已知可判定的外部条件有两个，微指令字长28位。位。（1）按水平微指令格式设计微指令，要求微指令的）按水平微指令格式设计微指令，要求微指令的下地址字段直接给出后续微地址。下地址字段直接给出后续微地址。（2）指出微控制存储器的容量。）指出微控制存储器的容量。解解：（：（1）根据）根据5个相斥类微命令组，各组分别包含个相斥类微命令组，各组分别包含5、8、2、15、22个微命令，考虑到每组必须增加一种个微命令，考虑到每组必须增加一种不发命令的情况，则不发命令的情况，则5个控制字段需要给出个控制字段需要给出6、9、2、16、23种状态，对应种状态，对应3、4、2、4、5位（共位（共18位）；位）；而条件测试则断应包括一种不转移的情况，应包含而条件测试则断应包括一种不转移的情况，应包含3种情况，应取种情况，应取2位。微指令字长位。微指令字长28位，所以下地址字位，所以下地址字段取段取28-18-2=8位。微指令格式如下：位。微指令格式如下：（2）根据下地址字段为）根据下地址字段为8位，微指令字长为位，微指令字长为28位，位，得出微控制存储器容量为得出微控制存储器容量为25628位。位。5个个微命令微命令8个个微命令微命令2个个微命令微命令15个个微命令微命令22个个微命令微命令2个判个判定条件定条件下地址下地址条件条件测试测试下地址下地址3位位4位位2位位4位位5位位2位位8位位