第三章 组合逻辑电路精选PPT.ppt

第三章 组合逻辑电路第1页，本讲稿共73页本章要求本章要求理解组合逻辑电路的特点及组合逻辑电路分析、设计的一般原则；理解组合逻辑电路的特点及组合逻辑电路分析、设计的一般原则；熟练掌握组合逻辑电路的分析方法与设计方法熟练掌握组合逻辑电路的分析方法与设计方法。掌握常用组合逻辑电路（编码器、译码器、数据选择器、加法器）掌握常用组合逻辑电路（编码器、译码器、数据选择器、加法器）的逻辑功能及使用方法；的逻辑功能及使用方法；熟悉掌握利用中规模集成译码器和数据选熟悉掌握利用中规模集成译码器和数据选 择器实现一般组合逻辑函数的方法择器实现一般组合逻辑函数的方法。了解组合逻辑电路中的竞争冒险现象的产生原因及消除方法。了解组合逻辑电路中的竞争冒险现象的产生原因及消除方法。第2页，本讲稿共73页组合逻辑电路的特点（组合逻辑电路的特点（1）u输出函数的一般逻辑表达式：输出函数的一般逻辑表达式：F1=f1(X1、X2、Xn)F2=f2(X1、X2、Xn)Fm=fm(X1、X2、Xn)X1X2XnF1F2Fm输输入入输输出出组合组合 逻辑逻辑 电路电路u组合逻辑电路的结构组合逻辑电路的结构多输入、多输出多输入、多输出电路电路各输出函数各输出函数仅由仅由输输入确定，彼此相入确定，彼此相互独立互独立3.1 3.1 组合逻辑电路的特点组合逻辑电路的特点第3页，本讲稿共73页组合逻辑电路的特点（组合逻辑电路的特点（2）u组合逻辑电路的两个特点：组合逻辑电路的两个特点：（2 2）在在信号关系信号关系上，电路的输出只与电路上，电路的输出只与电路当前当前的输入的输入有关，有关，与输入加入前的状态无关。与输入加入前的状态无关。（1 1）在在电路结构电路结构上，组合逻辑电路中不存在输出与上，组合逻辑电路中不存在输出与 输入之间的输入之间的反馈反馈；u组合逻辑电路的构成：组合逻辑电路的构成：（1 1）由由SSI集成门集成门芯片芯片构成构成（2 2）由由MSI常用常用集成组合逻辑芯片集成组合逻辑芯片构成构成第4页，本讲稿共73页组合逻辑电路的分析（组合逻辑电路的分析（1 1）分析要求：分析要求：已知已知电路结构电路结构（输入输出逻辑关系）（输入输出逻辑关系）分析步骤：分析步骤：由逻辑图得出由逻辑图得出逻辑函数表达式逻辑函数表达式，并化简；，并化简；列列真值表真值表；分析分析逻辑功能。逻辑功能。（逻辑图）（逻辑图）求求电路的功能电路的功能3.2 3.2 组合逻辑电路分析与设计方法组合逻辑电路分析与设计方法第5页，本讲稿共73页组合逻辑电路的分析（组合逻辑电路的分析（2 2）求如图所示电路输入与输出的逻辑关系。求如图所示电路输入与输出的逻辑关系。ABF1F2F3F F&解：解：由电路的输入开始，由电路的输入开始，逐级逐级写出输出函数写出输出函数“异或异或”逻辑逻辑 可用来判断两信可用来判断两信号是否一致。号是否一致。例例1 1第6页，本讲稿共73页组合逻辑电路的分析（组合逻辑电路的分析（3 3）例例2 2：分析如图所示电路的逻辑功能：分析如图所示电路的逻辑功能&1A B CF1F2F3F4F解：解：l写出输出函数式写出输出函数式l列真值表列真值表当当A A、B B、C C全为全为0 0或或1 1时，时，F F 为为1 1，否则否则F F为为0 0。“判一致电路判一致电路”A B CF0 0 00 0 01 10 0 10 0 10 00 1 00 1 00 00 1 10 1 10 01 0 01 0 00 01 0 11 0 10 01 1 01 1 00 01 1 11 1 11 1l分析电路功能分析电路功能第7页，本讲稿共73页组合逻辑电路的分析（组合逻辑电路的分析（4 4）例例3 3：图示电路中：图示电路中A A、B B是数据输入端，是数据输入端，K K是控制输入端，试分析在控制是控制输入端，试分析在控制输入的不同取值下，数据输入输入的不同取值下，数据输入A A、B B和输出间的关系。和输出间的关系。&写出输出函数式写出输出函数式解解：列真值表列真值表K A BK A B00 00 11 01 111111111111110 00 11 01 1101110011101电路的电路的功能功能 一位二进制数的比较一位二进制数的比较器；器；低电平有效低电平有效第8页，本讲稿共73页组合逻辑电路的设计（组合逻辑电路的设计（1）设计要求：设计要求：已知已知逻辑功能逻辑功能求求逻辑电路图逻辑电路图设计步骤：设计步骤：根据功能列出根据功能列出真值表真值表；写出写出逻辑函数表达式逻辑函数表达式，化简；，化简；画画逻辑电路图逻辑电路图。根据逻辑功能，进行根据逻辑功能，进行逻辑抽象逻辑抽象,即说明逻辑变即说明逻辑变量，并对变量赋值；量，并对变量赋值；第9页，本讲稿共73页组合逻辑电路的设计（组合逻辑电路的设计（2）例例1：设计一个监视交通信号灯工作状态的逻辑电路。：设计一个监视交通信号灯工作状态的逻辑电路。电路由电路由 红、黄、绿三盏灯组成。正常工作时，任何时刻必有一盏而红、黄、绿三盏灯组成。正常工作时，任何时刻必有一盏而且只允许有一盏灯点亮；其它点亮状态时电路故障，要求发出故障信号。且只允许有一盏灯点亮；其它点亮状态时电路故障，要求发出故障信号。（要求用（要求用“与非与非”门实现）门实现）解：解：逻辑抽象逻辑抽象（分别表示红、黄、绿三盏灯）（分别表示红、黄、绿三盏灯）输入变量：输入变量：A A、B B、C C“1 1”：灯：灯亮亮“0 0”：灯不亮：灯不亮输出变量：输出变量：F（表示报警与否（表示报警与否）“1 1”：报：报警警“0 0”：不报警：不报警列真值表列真值表A B CF0 0 00 0 01 10 0 10 0 10 00 1 00 1 00 00 1 10 1 11 11 0 01 0 00 01 0 11 0 11 11 1 01 1 01 11 1 11 1 11 1假设假设假设假设第10页，本讲稿共73页组合逻辑电路的设计（组合逻辑电路的设计（3）写出逻辑函数式写出逻辑函数式ABC01000111101 11 11 11 11 1逻辑图逻辑图&第11页，本讲稿共73页组合逻辑电路的设计（组合逻辑电路的设计（4）例例2 2：分别用：分别用“或非或非”门和门和“异或异或”门实现一个组合电路，该电路输入门实现一个组合电路，该电路输入为三位二进制为三位二进制ABCABC，输出为输出为F F。其功能是：输入的三位数码中其功能是：输入的三位数码中有奇数个有奇数个“1 1”时，电路的输出为时，电路的输出为1 1，否则为，否则为0 0。解：解：（1 1）分析设计要求，列出真值表分析设计要求，列出真值表A B CA B CF F0 0 00 0 00 00 0 10 0 11 10 1 00 1 01 10 1 10 1 10 01 0 01 0 01 11 0 11 0 10 01 1 01 1 00 01 1 11 1 11 1（2 2）由真值表得逻辑表达式由真值表得逻辑表达式ABC01000111101 11 11 11 1第12页，本讲稿共73页组合逻辑电路的设计（组合逻辑电路的设计（5）u用用“或非或非”门实现门实现1ABCF1111CCBACBABAu用用“异或异或”门实现门实现=1=1ABCF第13页，本讲稿共73页组合逻辑电路的设计（组合逻辑电路的设计（6）例例3 3：有一火灾报警系统：有一火灾报警系统,设有烟感设有烟感,温感和紫外光感三种不同类型温感和紫外光感三种不同类型的火灾探测器的火灾探测器.为了防止误报警为了防止误报警,只有当其中有两种或两种只有当其中有两种或两种 类型以上的探测器发出火灾探测信号时类型以上的探测器发出火灾探测信号时,报警系统才产生报警报警系统才产生报警控制信号控制信号,试设计产生报警控制信号的电路。最少的试设计产生报警控制信号的电路。最少的“与非与非”门门实现电路（要求电路最简）。实现电路（要求电路最简）。解：解：逻辑抽象逻辑抽象（分别表示烟感、温感和紫外光）（分别表示烟感、温感和紫外光）输入变量：输入变量：A A、B B、C C“1 1”：发出火灾探测信号发出火灾探测信号“0 0”：未未发出火灾探测信号发出火灾探测信号输出变量：输出变量：F（表示报警与否（表示报警与否）“1 1”：报：报警警“0 0”：不报警：不报警假设假设假设假设列真值表列真值表A B CF0 0 00 0 00 00 0 10 0 10 00 1 00 1 00 00 1 10 1 11 11 0 01 0 00 01 0 11 0 11 11 1 01 1 01 11 1 11 1 11 1第14页，本讲稿共73页A ABCBC000011111011110000用画卡诺图化简用画卡诺图化简F=AC+BC+ABF=AC+BC+AB写出最简写出最简“与或与或”式式组合逻辑电路的设计组合逻辑电路的设计组合逻辑电路的设计组合逻辑电路的设计（7 7 7 7）第15页，本讲稿共73页用与非门实现逻辑电路用与非门实现逻辑电路F=AB+AC+BCF=AB+AC+BC =AB=AB AC AC BC BC&A AB BC CF F&组合逻辑电路的设计组合逻辑电路的设计（8 8 8 8）第16页，本讲稿共73页编码器（编码器（Encoder)（1 1）m m线一线一n n线线编码器编码器输输入入(m m个信息个信息)输输出出(n n位代码位代码)u编码器的功能编码器的功能 能够实现用二进制代码表示各种符号、数字能够实现用二进制代码表示各种符号、数字和信息这一编码过程的电路。和信息这一编码过程的电路。u编码器的结构编码器的结构m m与与n n的关系的关系一般编码器的输入一般编码器的输入端数端数远大于远大于输出端输出端数数3.3 3.3 常用集成组合逻辑电路常用集成组合逻辑电路第17页，本讲稿共73页编码器（编码器（2 2）编码器编码器 二进制编码器二进制编码器 二二-十进制编码器十进制编码器普通二普通二-十进制编码器十进制编码器优先二优先二-十进制编码器十进制编码器普通二进制编码器普通二进制编码器优先二进制编码器优先二进制编码器u编码器的分类编码器的分类第18页，本讲稿共73页编码器（编码器（3 3）u普通二进制编码器普通二进制编码器设有设有4 4个信号个信号Y Y0 0、Y Y1 1、Y Y2 2、Y Y3 3要用二进制代码来表示，编码要用二进制代码来表示，编码规则为规则为要求要求设计设计该编码器。该编码器。举例说明举例说明（1 1）说明变量说明变量输入变量：输入变量：Y Y0 0、Y Y1 1、Y Y2 2、Y Y3 30 0：信号不出现：信号不出现1 1：信号出现：信号出现输出变量输出变量：B B、A A编编码码器器Y0Y1Y2Y3BA两位两位二进制二进制代码代码（2 2）列出真值表列出真值表 不允许两个或两个以不允许两个或两个以上的信号同时出现。上的信号同时出现。第19页，本讲稿共73页编码器（编码器（4 4）（3 3）写出输出函数表达式写出输出函数表达式Y3Y2Y1Y00000010111101110BY3Y2Y1Y00000010111101110A逻辑图&111BAY3Y2Y1当当，时，BABA=0000为隐含变量为隐含变量（4 4）画逻辑图画逻辑图第20页，本讲稿共73页编码器（编码器（5 5）普通二进制编码普通二进制编码器器简化简化真值表真值表Y3 Y2 Y1 Y0 B A0 0 0 1 0 00 0 1 0 0 10 1 0 0 1 01 0 0 0 1 1普通二进制编码普通二进制编码器器编码表编码表输入输入 B AY0 0 0Y1 0 1Y2 1 0Y3 1 1第21页，本讲稿共73页编码器（编码器（6 6）u优先二进制编码器优先二进制编码器 对所有的输入信号按对所有的输入信号按优先顺序排队优先顺序排队，当几个输入，当几个输入信号同时出现时，信号同时出现时，只对只对其中优先权最高的一个进行编码。其中优先权最高的一个进行编码。0 0 0 0 0 1 0 1 1 Y3 Y2 Y1 Y0AB001001114-24-2线优先编码器线优先编码器真值表真值表第22页，本讲稿共73页编码器（编码器（7 7）表达式表达式Y3Y2Y1Y0000001011110111011111111111BY1Y0Y3Y200000101111011101111111111A由真值表由真值表&1BAY31Y2Y1&0 0 0 0 0 1 0 1 1 Y3 Y2 Y1 Y0AB00100111第23页，本讲稿共73页74LS148u优先二进制编码器优先二进制编码器7474LS148LS148逻辑符号逻辑符号1 11 00 10 10 10 10 10 10 10 10 1 1 1 1 1 1 1 10 0 1 1 1 11 1 10 0 00 1 0 0 0 10 1 1 0 0 1 00 1 1 1 0 0 1 10 1 1 1 1 0 1 0 00 1 1 1 1 1 0 1 0 10 1 1 1 1 1 1 0 1 1 00 1 1 1 1 1 1 1 01 1 1功能表功能表输入输出端说明输入输出端说明使能输入端，使能输入端，时芯片工作时芯片工作使能输出端，使能输出端，时无有效时无有效信号输入信号输入优先标志输出端，优先标志输出端，时表明芯片处于工作状态时表明芯片处于工作状态是信号输入端是信号输入端 当输入为当输入为0时，表明该信时，表明该信号出现；号出现；输入优先权最高输入优先权最高代码输出端代码输出端反码输出反码输出低电平低电平有效有效编码器（编码器（8 8）第24页，本讲稿共73页编码器（编码器（9 9）u编码器的级联编码器的级联如何用如何用74LS148实现对实现对16个输入信号个输入信号的优先编码的优先编码？148(1)148(2)&第25页，本讲稿共73页编码器（编码器（1010）1616线线-4 4线二线二进制进制编码编码器器有有有效输入有效输入信号时，信号时，当当芯片芯片(1)不工作，输出均为不工作，输出均为“1”芯片芯片(2)工作工作有有有效输入有效输入信号时，信号时，当当芯片芯片(1)工作工作芯片芯片(2)无输入，输出均为无输入，输出均为“1”第26页，本讲稿共73页编码器（编码器（1111）u优先二优先二十进制编码器十进制编码器7474LS147LS147逻辑符号逻辑符号74LS147功能表功能表1 1 1 1 1 1 1 1 11 1 1 10 1 1 00 1 1 11 0 1 0 0 01 1 0 1 0 0 11 1 1 0 1 0 1 01 1 1 1 0 1 0 1 11 1 1 1 1 0 1 1 0 01 1 1 1 1 1 0 1 1 0 11 1 1 1 1 1 1 0 1 1 1 00 1 1 1 1 1 1 1 1 0低电平低电平有效有效第27页，本讲稿共73页译码器（译码器（1）u 译码译码u译码器的功能译码器的功能-编码的逆过程，将代码还原为原意的过程。编码的逆过程，将代码还原为原意的过程。-实现译码功能的电路，也称为解码器。实现译码功能的电路，也称为解码器。u译码器的结构译码器的结构n线一m线译码器输输入入(m m个信息个信息)输输出出(n n位代码位代码)m m与与n n的关系的关系一般译码器的输一般译码器的输入端数入端数远少于远少于输输出端数出端数第28页，本讲稿共73页译码器（译码器（2）译码器译码器代码变换代码变换译码器译码器-将数字、文字或符号的代码还原成相应数将数字、文字或符号的代码还原成相应数字、文字、符号并显示出来的电路。字、文字、符号并显示出来的电路。变量译码器变量译码器，又称为又称为二进制二进制译码器译码器-将二进制代码还原为原始输入信号；将二进制代码还原为原始输入信号；-用于不同代码之间的相互转换；用于不同代码之间的相互转换；显示显示译码器译码器u译码器的分类译码器的分类第29页，本讲稿共73页译码器（译码器（3）u二进制译码器二进制译码器以以7474LS139LS139译码器说明输入与输出的关系译码器说明输入与输出的关系&11111BA 每个输出函数对应输每个输出函数对应输入的一个最小项，因此入的一个最小项，因此又称为又称为最小项发生器最小项发生器。真值表真值表 1 11 1 1 11 1 1 10 00 0 0 01 1 1 11 1 0 00 0 1 11 1 1 10 0 1 11 1 0 01 1 0 01 1 1 11 1 1 10 0 1 11 1 1 1使能端使能端低低电平电平有效有效输出端输出端低低电平电平有效有效逻辑符号逻辑符号74LS139BA第30页，本讲稿共73页译码器（译码器（4）u二进制译码器二进制译码器7474LS138LS13874LS138输入输出0 1 1 0 0 0 01 0 0 0 11 0 0 1 01 0 0 1 11 0 1 0 01 0 1 0 11 0 1 1 01 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 17474LS138LS138功能表功能表当当 ，时，时，各输出表达式为各输出表达式为第31页，本讲稿共73页译码器（译码器（5）u译码器译码器扩展（级联）扩展（级联）例例：由两片：由两片7474LS138LS138扩展得一个扩展得一个4 4线线-16-16线译码器线译码器分析如下：分析如下：“1”74LS138(1)74LS138(2)当当D=0D=0时，芯片时，芯片(1)(1)工工作，对作，对0 0000 000 0 0111111代代码译码，码译码，依次输依次输出出“0 0”当当D=1D=1时，芯片时，芯片(2)2)工工作，对作，对1 1000 000 1 1111111代代码译码，码译码，依次输依次输出出“0 0”第32页，本讲稿共73页译码器（译码器（6）u利用译码器设计电路利用译码器设计电路例例1 1：试用：试用74LS13874LS138实现逻辑函数实现逻辑函数解：解：74LS138已知已知74LS13874LS138逻辑关系为：逻辑关系为：当当 ，时，各输时，各输出表达式为：出表达式为：第33页，本讲稿共73页译码器（译码器（7）74LS138“1”“0”&逻辑图逻辑图若译码器为若译码器为高电高电平平有效，应如何有效，应如何实现？实现？3线线8线线译译码码器器1第34页，本讲稿共73页译码器（译码器（8）解：解：74LS138“1”“0”&例例2 2：用：用74LS13874LS138实现函数实现函数令令A=CA=C，B=BB=B，C=AC=A第35页，本讲稿共73页译码器（译码器（9）u利用译码器设计电路的步骤利用译码器设计电路的步骤v 选择集成二进制译码器选择集成二进制译码器函数函数变量数变量数 =输入二进制代码输入二进制代码位数位数v 写出函数的标准写出函数的标准“与或与或”式式若用若用低电平低电平有效芯片实现有效芯片实现“与非与非-与非与非”式式v 确认译码器和门电路输入信号的表达式确认译码器和门电路输入信号的表达式译码器输入：函数变量（注意译码器输入：函数变量（注意排列顺序排列顺序）门电路输入：逻辑函数包括的最小项门电路输入：逻辑函数包括的最小项 所所对应的译码器输出对应的译码器输出v 画连线图画连线图第36页，本讲稿共73页译码器（译码器（10）设设X X、Z Z均为三位二进制数，均为三位二进制数，X X为输入，为输入，Z Z为输出。当为输出。当2X52X5时，时，74LS13874LS138构成实现上述要求的逻辑电路。构成实现上述要求的逻辑电路。Z=X+2;XZ=X+2;X2 2时时Z Z1;X1;X5 5时时Z=0Z=0。试用一片。试用一片3 3线线8 8线译码器线译码器例例3 3：（1）由题意可得真值表如下：由题意可得真值表如下：解：解：0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1000000000000001111111111（2）由真值表可得：由真值表可得：第37页，本讲稿共73页译码器（译码器（11）则则同理可得：同理可得：&74LS138 利用译码器设计组利用译码器设计组合逻辑电路比较适合于合逻辑电路比较适合于多输出多输出逻辑函数逻辑函数。令：令：（3）变换，用译码器实现变换，用译码器实现第38页，本讲稿共73页译码器（译码器（12）uBCD/BCD/十进制译码器十进制译码器74LS420 1 1 1 1 1 1 1 1 10 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 11 0 1 1 1 1 1 1 1 11 1 0 1 1 1 1 1 1 11 1 1 0 1 1 1 1 1 11 1 1 1 0 1 1 1 1 11 1 1 1 1 0 1 1 1 11 1 1 1 1 1 0 1 1 11 1 1 1 1 1 1 0 1 11 1 1 1 1 1 1 1 0 11 1 1 1 1 1 1 1 1 01 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 1输 入输 出74LS42功能表功能表第39页，本讲稿共73页译码器（译码器（13）u数字显示译码器数字显示译码器 显示译码器可直接用来驱动显示器件，以显示译码器可直接用来驱动显示器件，以显示显示代码所表示的数字、代码所表示的数字、字符等信息。字符等信息。lLEDLED数码管数码管显示器件显示器件共阴极共阴极LED结构结构共阳极共阳极LED结构结构地（或电源）地（或电源）数码管符号数码管符号第40页，本讲稿共73页译码器（译码器（14）l集成译码显示器集成译码显示器74LS4874LS4874LS48+数码管的显示驱动数码管的显示驱动第41页，本讲稿共73页译码器（译码器（15）输入输入输出输出0 0 0 0 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1 1 1 1 1 0 0 1 0 1 1 0 0 1 1 1 0 1 1 0 1 1 0 1 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1显示字符显示字符74LS48 功能表功能表0 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1第42页，本讲稿共73页 例：例：某工厂有三个车间，每个车间各需某工厂有三个车间，每个车间各需1KW的电力。的电力。这三个车间由两台发电机组供电，一台是这三个车间由两台发电机组供电，一台是1KW，另一，另一台是台是2KW。此三车间经常不同时工作，为了节省能源，。此三车间经常不同时工作，为了节省能源，又保证电力的供应，试设计一个逻辑电路，能自动完成又保证电力的供应，试设计一个逻辑电路，能自动完成配电任务。要求：配电任务。要求：1、用用“异或异或”和和“与非与非”门实现该逻辑电路；门实现该逻辑电路；2、用用3线线8线译码器实现电路。线译码器实现电路。第43页，本讲稿共73页加法器（加法器（Adder)（1 1）-实现两个二进制数之间的相加运算。实现两个二进制数之间的相加运算。A :1 1 0 1A :1 1 0 1B :1 0 1 1B :1 0 1 11 11 11 1被加数被加数加数加数低位进位低位进位0 00 00 01 11 1和和S S进位进位C Cu加法器的功能加法器的功能 0 0+第44页，本讲稿共73页加法器（加法器（2 2）-不考虑低位进位的一位加法器不考虑低位进位的一位加法器u一位半加器一位半加器半半加加器器被加数被加数A加数加数B和和S进位进位C真值表真值表0 0 0 1 1 0 1 1 00000111表达式表达式逻辑图逻辑图HA=1&符号符号第45页，本讲稿共73页加法器（加法器（3 3）-考虑低位进位的一位加法器考虑低位进位的一位加法器u一位全加器：一位全加器：被加数被加数加数加数和和进位进位全加器低位进位低位进位 设设 为被加数、加数及和为被加数、加数及和的第（的第（i i)位，位，为（为（i i）位向位向（i+1i+1）位的进位，位的进位，为（为（i-1i-1）位位向（向（i i）位的进位。位的进位。真值表0 0 000000000111111110 0 10 1 00 1 11 0 01 0 11 1 01 1 1表达式：表达式：第46页，本讲稿共73页加法器（加法器（4 4）FA=1=1&1&逻辑图逻辑图符号符号第47页，本讲稿共73页加法器（加法器（5 5）u多位加法器多位加法器例例：四位串行进位加法器：四位串行进位加法器结构简单，加数、被加数并行输入，和数并行输出；结构简单，加数、被加数并行输入，和数并行输出；各位全加器间的进位需串行传递，速度较慢。各位全加器间的进位需串行传递，速度较慢。串行进位加法器串行进位加法器并行进位加法器并行进位加法器特点特点第48页，本讲稿共73页加法器加法器（6 6）例例：四位并行进位加法器：四位并行进位加法器进位进位电路电路进位进位电路电路进位进位电路电路 各位的进位输出信号只与两各位的进位输出信号只与两个相加数有关，而与低位进位个相加数有关，而与低位进位信号无关。信号无关。第49页，本讲稿共73页加法器（加法器（7 7）例例1：设计一位全减器，并利用全加器实现。：设计一位全减器，并利用全加器实现。全减器0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10011111001000011真值表真值表如下：如下：低位借位低位借位借位借位被减数被减数减数减数差差解：解：逻辑式逻辑式为：为：第50页，本讲稿共73页加法器（加法器（8 8）和和/差差进位进位/借位借位全加器全加器全减器全减器全加器与全减器的全加器与全减器的比较比较：FA11由全加器实现由全加器实现的全减器电路的全减器电路第51页，本讲稿共73页数据选择器（数据选择器（Multiplexer)（1）又称多路转换器或多路开关。又称多路转换器或多路开关。-从多路输入数字信号选择从多路输入数字信号选择一个一个需要的信号输出。需要的信号输出。u数据选择器的功能数据选择器的功能:结构示意图结构示意图数据选择器(mux)数数据据输输入入地地 址址 输输 入入功能示意图功能示意图输输 出出m与与n的关系如何？的关系如何？第52页，本讲稿共73页数据选择器（数据选择器（2）u4选选1数据选择器数据选择器1&11111逻辑图逻辑图具有标准具有标准“与或与或”表达式的形式表达式的形式提供了地址变量的全部最小项提供了地址变量的全部最小项功能表功能表输输 入入输出输出1 000 00 11 01 1第53页，本讲稿共73页数据选择器（数据选择器（3）74LS1517474LS151LS151u8 8选选1 1数据选择器数据选择器逻辑符号逻辑符号当 时使能控制端，低电平有使能控制端，低电平有效效逻辑关系逻辑关系第54页，本讲稿共73页数据选择器（数据选择器（4）CD4539输入输入0 1 0 0 1 0 1 1 1 0 1 1 1 输输出CD4539CD4539双双4 4选选1 1数据选择器数据选择器逻辑符号逻辑符号功能表功能表第55页，本讲稿共73页数据选择器（数据选择器（5）CD45391可将一片可将一片CD4539CD4539联接成联接成8 8选选1 1数据选择器数据选择器线线“或或”地址输入地址输入输出输出0 0 0高阻0 0 10 1 00 1 11 0 01 0 11 1 01 1 1高阻高阻高阻高阻高阻高阻高阻第56页，本讲稿共73页数据选择器（数据选择器（6）例：例：在如图所示电路中，在如图所示电路中，74LS580为双为双4选选1数据选择器数据选择器，试分析电路的功能。试分析电路的功能。74LS5801“1”解：解：由由4选选1的逻辑功能，有：的逻辑功能，有：由电路结构，有：由电路结构，有：代入代入第57页，本讲稿共73页数据选择器（数据选择器（7）A B C E F 0000001101010110100110101100111100010111一位全加器一位全加器 由表达式，列出真值表：由表达式，列出真值表：实现什么功能？实现什么功能？第58页，本讲稿共73页数据选择器（数据选择器（8）u利用数据选择器实现逻辑函数利用数据选择器实现逻辑函数例例1 1：用八选一数据选择器用八选一数据选择器74LS15174LS151实现函数实现函数解：解：74LS15174LS151逻辑符号如图所示逻辑符号如图所示74LS151其输出为：其输出为：第59页，本讲稿共73页数据选择器（数据选择器（9）令令则：则：74LS151第60页，本讲稿共73页数据选择器（数据选择器（10）例例2 2：用八选一数据选择器用八选一数据选择器74LS15174LS151实现函数实现函数解解1：74LS15174LS151输出为：输出为：待实现函数为：待实现函数为：令令则则第61页，本讲稿共73页数据选择器（数据选择器（11）令令则则八选一1第62页，本讲稿共73页数据选择器（数据选择器（12）解解2：画出函数画出函数 的卡诺图的卡诺图ABCD00000101111011101111111降维降维ABC0001011110DD10D0令令则则令令则则若令若令A A2 2=C=C，A A1 1=B=B，A A0 0=A=A，则函数实现有则函数实现有什么不同什么不同？第63页，本讲稿共73页数据选择器（数据选择器（13）u利用数选设计电路的步骤利用数选设计电路的步骤v 确定所用数选的输出表达式确定所用数选的输出表达式v 写出函数的标准写出函数的标准“与或与或”式式v 将所设计电路的表达式与数选输出表达式比较将所设计电路的表达式与数选输出表达式比较v 画连线图画连线图若数选的地址数若数选的地址数=输入变量数，则输入变量数，则D=0或或D=1则利用降维卡诺图或代数法确定则利用降维卡诺图或代数法确定D若数选的地址数若数选的地址数输入变量数，输入变量数，第64页，本讲稿共73页 例：例：某评审委员会由三名评判员构成，其中某评审委员会由三名评判员构成，其中A A为主评为主评判员、判员、B B和和C C为副评判员。在评判时按少数服从多为副评判员。在评判时按少数服从多数原则通过，但若主评判员认为合格，亦可通数原则通过，但若主评判员认为合格，亦可通过。试设计一个实现该逻辑功能的逻辑电路。过。试设计一个实现该逻辑功能的逻辑电路。要求：要求：1、最少的、最少的“与非与非”门实现电路（要求电路最简）门实现电路（要求电路最简）2、3线线8线译码器实现电路线译码器实现电路3、八选一数据选择器实现电路、八选一数据选择器实现电路end第65页，本讲稿共73页数值比较器（数值比较器（1）两个一位二进制数两个一位二进制数 与与 的比较的比较真值表真值表0 00 11 01 1010001100010一位比较器u一位数值比较器：一位数值比较器：逻辑表达式：逻辑表达式：逻辑图逻辑图11&1u数值比较器的功能数值比较器的功能-比较两个二进制数的大小比较两个二进制数的大小第66页，本讲稿共73页数值比较器（数值比较器（2）u二位二进制数二位二进制数 、的比较的比较：真值表真值表输输 入入输输 出出100001100001010 当进行比较的两个数多当进行比较的两个数多于一位时，一般采用于一位时，一般采用“以以高位比较为主高位比较为主”的原则的原则逻辑表达式逻辑表达式第67页，本讲稿共73页数值比较器（数值比较器（3）逻辑图逻辑图一位比较器一位比较器1&1end第68页，本讲稿共73页组合逻辑电路中的竞争与冒险（组合逻辑电路中的竞争与冒险（1）u竞争与冒险的概念竞争与冒险的概念竞争竞争：同一信号经同一信号经不同途径不同途径传输后到达某一门电路时有先有后，或同传输后到达某一门电路时有先有后，或同一门电路的一门电路的不同输入信号不同输入信号由于过渡过程不同而引起的变化由于过渡过程不同而引起的变化先后的现象。先后的现象。&1ABF不考虑竞争时不考虑竞争时考虑竞争时考虑竞争时ABF冒险冒险：由于竞争而使由于竞争而使电路的输出发生瞬电路的输出发生瞬时错误的现象。时错误的现象。例例1：-由于门有由于门有传输延时传输延时，则，则3.4 3.4 组合逻辑电路中的竞争与冒险组合逻辑电路中的竞争与冒险第69页，本讲稿共73页组合逻辑电路中的竞争与冒险（组合逻辑电路中的竞争与冒险（2）&“0”例例2：不考虑竞争时不考虑竞争时考虑竞争时考虑竞争时-由于由于信号变换过程的先后信号变换过程的先后，有，有注意注意：竞争不一：竞争不一定产生冒险！定产生冒险！第70页，本讲稿共73页组合逻辑电路中的竞争与冒险（组合逻辑电路中的竞争与冒险（3）u竞争与冒险现象的判断竞争与冒险现象的判断 当竞争可能由于同一信号的当竞争可能由于同一信号的不同传输延迟不同传输延迟引起时，可用引起时，可用以下方法判断：以下方法判断：代数法：代数法：将输出函数进行某种处理，若能化成将输出函数进行某种处理，若能化成或或 的形式，则可能产生冒险的形式，则可能产生冒险。如：若令则&1第71页，本讲稿共73页组合逻辑电路中的竞争与冒险（组合逻辑电路中的竞争与冒险（4）卡诺图法卡诺图法：根据输出函数的卡诺图中卡诺圈是否：根据输出函数的卡诺图中卡诺圈是否 相相邻，邻，可判断有无竞争与冒险产生。可判断有无竞争与冒险产生。如：1111 当两个卡诺圈中包含相当两个卡诺圈中包含相邻的两个邻的两个“1 1”时，则称这时，则称这两个卡诺圈相邻。两个卡诺圈相邻。结论结论：若卡诺圈相若卡诺圈相邻，则该函数可能产邻，则该函数可能产生冒险。生冒险。BCA0000111110第72页，本讲稿共73页组合逻辑电路中的竞争与冒险（组合逻辑电路中的竞争与冒险（5）在电路输出端并联滤波电容在电路输出端并联滤波电容；在电路输入端加选通信号；在电路输入端加选通信号；在电路设计中增加冗余项。在电路设计中增加冗余项。BCA00001111101111令令 最简设计并不最简设计并不一定是最优设计。一定是最优设计。u消除竞争冒险的方法：消除竞争冒险的方法：end第73页，本讲稿共73页