电工学第22章.ppt

第第 22 章章 触发器和时序逻辑电路触发器和时序逻辑电路 组合电路和时序电路是数字电路的两大类。门电路是组合电路和时序电路是数字电路的两大类。门电路是 组合电路的基本单元；触发器是时序电路的基本单元。组合电路的基本单元；触发器是时序电路的基本单元。门电路及由其组成的组合逻辑电路中，输出变量的状门电路及由其组成的组合逻辑电路中，输出变量的状 态完全由当时的输入变量的组合状态来决定，而与电路态完全由当时的输入变量的组合状态来决定，而与电路 的原来状态无关，也就是组合电路不具有记忆功能。的原来状态无关，也就是组合电路不具有记忆功能。触发器及由其组成的时序逻辑电路中，输出状态不仅触发器及由其组成的时序逻辑电路中，输出状态不仅 取决于当时的输入状态，而且还与原来的状态有关，也取决于当时的输入状态，而且还与原来的状态有关，也 就是时序电路具有记忆功能。就是时序电路具有记忆功能。第第 22 章章 触发器和时序逻辑电路触发器和时序逻辑电路 本章主要内容本章主要内容双稳态触发器双稳态触发器寄存器寄存器计数器计数器单稳态触发器和多谐振荡器单稳态触发器和多谐振荡器 触发器按其稳定工作状态可分为：触发器按其稳定工作状态可分为：双稳态触发器双稳态触发器、单单稳态触发器稳态触发器、无稳态触发器无稳态触发器(多谐振荡器多谐振荡器)等。等。双稳态触发器按其逻辑功能可分为双稳态触发器按其逻辑功能可分为RS触发器触发器、JK触发触发 器器、D触发器触发器和和T触发器触发器等；按其结构可分为等；按其结构可分为主从型触发主从型触发 器器和和维持阻塞型触发器维持阻塞型触发器等。等。221 双稳态触发器双稳态触发器2211 RS 触发器触发器1.1.基本基本基本基本 RSRS 触发器触发器触发器触发器(1)(1)电路结构电路结构电路结构电路结构&GA&GBSD RD Q和和Q 触发器的输出端触发器的输出端 两者的逻辑状态在正常条件下总两者的逻辑状态在正常条件下总 能保持相反。能保持相反。Q 1,Q 0,称称置位状态置位状态(或或“1”态态)Q 0,Q 1,称称复位状态复位状态(或或“0”态态)SD和和RD 触发器的输入端触发器的输入端 SD称为称为直接置位端直接置位端，低电平有效；，低电平有效；RD称为称为直接复位端，直接复位端，低电平有效。低电平有效。221 双稳态触发器双稳态触发器2211 RS 触发器触发器1.1.基本基本基本基本 RSRS 触发器触发器触发器触发器(2)(2)逻辑功能逻辑功能逻辑功能逻辑功能&GA&GBSD RD Q0 0 不定不定0 1 11 0 01 1 不变不变SD RD SD 1,RD 1时时,触发器保持原状态不变。触发器保持原状态不变。SD 0,RD 1时时,Q 1,Q 0,触发器置触发器置“1”SD 1,RD 0时时,Q 0,Q 1,触发器置触发器置“0”SD 0,RD 0时时,Q 1,Q 1,触发器输出端的逻辑状态不对触发器输出端的逻辑状态不对,当负脉冲除去后，触发器将由各当负脉冲除去后，触发器将由各 种偶然因素决定其最终状态，这种偶然因素决定其最终状态，这 种情况在使用中应禁止出现。种情况在使用中应禁止出现。基本基本RS触发器有两个稳定状态触发器有两个稳定状态,它它可以直接置位或复位，并具有存储或可以直接置位或复位，并具有存储或记忆功能；记忆功能；(3)(3)图形符号图形符号图形符号图形符号QQRDSD SD 0即可置位，即可置位，RD 0即可复位；即可复位；SD和和RD都为高电平时，触发保持原都为高电平时，触发保持原 状态不变；状态不变；SD和和RD不能同时为低电平。不能同时为低电平。2.2.可控可控可控可控 RSRS 触发器触发器触发器触发器S和和R 信号输入端，信号输入端，受时钟脉冲控制；受时钟脉冲控制；C 时钟脉冲输入端时钟脉冲输入端 控制触发器的动作时间；控制触发器的动作时间；C=0，G3和和G4门关闭，门关闭，触发器保持原状态不变触发器保持原状态不变；C=1，G3和和G4门打开，门打开，触发器按触发器按S、R端的输入端的输入 状态来决定其输出状态状态来决定其输出状态；(1)(1)电路结构电路结构电路结构电路结构基本基本RS触发器触发器 引导电路引导电路&G1&G2QQSDRD&G3&G4SRCQ和和Q 触发器输出端；触发器输出端；SD直接置位端直接置位端 RD直接复位端直接复位端 不受时钟脉冲控制。不受时钟脉冲控制。2.2.可控可控可控可控 RSRS 触发器触发器触发器触发器(2)(2)逻辑功能逻辑功能逻辑功能逻辑功能基本基本RS触发器触发器 引导电路引导电路&G1&G2QQSDRD&G3&G4SRCSRQn+10 0 Qn0 1 01 0 11 1 不定不定当当SD=1，RD=1，C=1时：时：S=0，R=0，触发器保持原状态不变，触发器保持原状态不变;S=0，R=1，Q=0，触发器翻转或保持为，触发器翻转或保持为“0”态；态；S=1，R=0，Q=1，触发器翻转或保持为，触发器翻转或保持为“1”态；态；S=1，R=1，触发器输出端的逻辑状态不对，触发器输出端的逻辑状态不对,禁止！禁止！CSQR例如：例如：(3)(3)图形符号图形符号图形符号图形符号 CRSQQSDRD2.2.计数式计数式计数式计数式 RSRS 触发器触发器触发器触发器1 2 3 4 C Q 为防止触发器的为防止触发器的“空翻空翻”，在结构上多采用，在结构上多采用主从型触发器主从型触发器和和维持维持 阻塞型触发器阻塞型触发器。&G1&G2QQSDRD&G3&G4SRC该触发器具有计数功能：该触发器具有计数功能：每来一个计数脉冲，触每来一个计数脉冲，触 发器的输出状态便翻转一发器的输出状态便翻转一 次，翻转的次数等于脉冲次，翻转的次数等于脉冲 的数目。的数目。该电路要求在触发器翻转之该电路要求在触发器翻转之 后，计数脉冲的高电平及时降下后，计数脉冲的高电平及时降下 来，否则会引起来，否则会引起“空翻空翻”现象。现象。空翻现象是指在一个时钟脉冲空翻现象是指在一个时钟脉冲C的作用下的作用下,可能引起触发器两次可能引起触发器两次 或多次翻转，造成触发器动作混乱。或多次翻转，造成触发器动作混乱。2212 JK 触发器触发器1.1.电路结构电路结构电路结构电路结构SRCSDSR C K 1QJ 主主触触发发器器Q从从触触发发器器QQRD 主从型主从型JK触发器由两个可控触发器由两个可控RS触发器组成触发器组成,通过一个通过一个“与与”门将两个触发器的时钟脉冲输入端连接起来。门将两个触发器的时钟脉冲输入端连接起来。时钟脉冲先使主触发器翻转时钟脉冲先使主触发器翻转,而后从触发器翻转。而后从触发器翻转。J和和K 信号输入端信号输入端C时钟输入端时钟输入端Q和和Q 信号输出端信号输出端 SD 直接置位端直接置位端 RD 直接复位端直接复位端 在在C=1时，主触发器的引导电路打开，其输出状态由时，主触发器的引导电路打开，其输出状态由JK输入端输入端 的状态决定；从触发器的引导电路关闭，输出状态不变。的状态决定；从触发器的引导电路关闭，输出状态不变。在在C=10时，主触发器的引导电路关闭，输出状态保持不变；时，主触发器的引导电路关闭，输出状态保持不变；从触发器的引导电路打开，主触发器的输出信号送到从触发器，从触发器的引导电路打开，主触发器的输出信号送到从触发器，使两者的状态保持一致。使两者的状态保持一致。在在C=0时，主触发器的状态不变，从触发器的状态也不变。时，主触发器的状态不变，从触发器的状态也不变。在时钟脉冲在时钟脉冲C=1和和C=0时，触发器的状态保持不变，在时钟脉冲时，触发器的状态保持不变，在时钟脉冲C=10时，触发器的状态才会发生变化。时，触发器的状态才会发生变化。主从型主从型JK触发器具有在时钟脉冲下降沿触发的特点，这种触发触发器具有在时钟脉冲下降沿触发的特点，这种触发方式不会产生方式不会产生“空翻空翻”。2212 JK 触发器触发器2.2.逻辑功能逻辑功能逻辑功能逻辑功能 J=0,K=0,触发器保持原状态不变触发器保持原状态不变;J=0,K=1,Q=0,触发器翻转为触发器翻转为“0”态态;J=1,K=0,Q=1,触发器翻转为触发器翻转为“1”态态;J=1,K=1,触发器在原态的基础上翻转一次；触发器在原态的基础上翻转一次；3.3.图形符号图形符号图形符号图形符号 CKJQQSDRDJKQn+10 0 Qn0 1 01 0 11 1 Qn 当当SD=1,RD=1,C=10时：时：CJKQ例如例如 2213 维持阻塞型维持阻塞型D触发器触发器1.1.电路结构电路结构电路结构电路结构&G1&G2QQSDRD&G3&G4C&G5&G6D基本基本RS 触发器触发器 时钟控制时钟控制 电路电路 数据输入数据输入 电路电路 C=0时，时钟控制时，时钟控制电路关闭，触发器的电路关闭，触发器的 输出状态保持不变。输出状态保持不变。C=01时，时钟控时，时钟控 制电路打开，输出状制电路打开，输出状 态由态由 D输入端的状态输入端的状态 决定。决定。在在C=1时，数据输时，数据输 入电路关闭，输出状入电路关闭，输出状 态不再发生变化。态不再发生变化。维持阻塞型维持阻塞型 D触发器具有在时钟触发器具有在时钟脉冲上升沿触发的特点，这种触发脉冲上升沿触发的特点，这种触发方式不会产生方式不会产生“空翻空翻”。2213 维持阻塞型维持阻塞型D触发器触发器2.2.逻辑功能逻辑功能逻辑功能逻辑功能SDRDQQCD3.3.图形符号图形符号图形符号图形符号 D=0,触发器翻转为触发器翻转为“0”态态;D=1,触发器翻转为触发器翻转为“1”态态;当当SD=1,RD=1,C=01时：时：DQn+10 01 1Qn+1=DnCDQ例如例如2215 触发器逻辑功能的转换触发器逻辑功能的转换1.将将JK 触发器转换为触发器转换为D 触发器触发器JKQn+10 1 01 0 1下降沿触发下降沿触发 DQn+10 01 1DQQJSDRD1CK2.将将JK 触发器转换为触发器转换为T 触发器触发器下降沿触发下降沿触发 TQQJSDRDCKJKQn+10 0 Qn 1 1 Qn TQn+10 Qn1 Qn 3.将将D 触发器转换为触发器转换为T 触发器触发器Qn+1=DnQQDCQn+1=Qn上降沿触发上降沿触发 222 寄寄 存存 器器 寄存器用来暂时存放参与运算的数据和运算的结果。寄存器用来暂时存放参与运算的数据和运算的结果。常用的寄存器有四位、八位、十六位等。常用的寄存器有四位、八位、十六位等。寄存器存放和取出数码的方式有并行和串行两种。寄存器存放和取出数码的方式有并行和串行两种。寄存器又分为数码寄存器和移位寄存器。寄存器又分为数码寄存器和移位寄存器。在并行方式中，要存入的数码从各对应的输入端同时在并行方式中，要存入的数码从各对应的输入端同时 输入至寄存器中；被取出的数码在各对应的输出端同时输入至寄存器中；被取出的数码在各对应的输出端同时 出现。出现。一个寄存器只能存放一位二进制数，一个寄存器只能存放一位二进制数，n 位寄存器可以存位寄存器可以存放放 n位二进制数，需要位二进制数，需要 n个触发器。个触发器。在串行方式中，要存入的数码从一个输入端逐位输入在串行方式中，要存入的数码从一个输入端逐位输入到寄存器中；被取出的数码在一个输出端逐位出现。到寄存器中；被取出的数码在一个输出端逐位出现。2221 数码寄存器数码寄存器(1)由基本由基本RS触发器组成的四位数码寄存器触发器组成的四位数码寄存器清零清零&d0d1d2d3寄存指令寄存指令1 0 1 101001 011&取出指令取出指令0 1001111Q0Q1Q2Q31 011并行输入并行输入 并行输出并行输出QSDRDQQSDRDQQSDRDQQSDRDQ2221 数码寄存器数码寄存器(2)由由D触发器组成的四位数码寄存器触发器组成的四位数码寄存器清零清零C寄存寄存并行输入并行输入并行输出并行输出1 0 1 11 011F3D QRDQF2QRDDQF1D QRDQF0QRDDQd3d2d1d0Q3Q2Q1Q02222 移位寄存器移位寄存器(1)由由JK触发器组成的四位移位寄存器触发器组成的四位移位寄存器RD清零清零 C 移位脉冲移位脉冲 1F3QQ J C K F2QQ J C KF1QQ J C KF0QQ J C KQ3D数码输入数码输入 Q2Q1Q01011Q3 Q2 Q1 Q0 移位脉冲数移位脉冲数 寄存器中的数码寄存器中的数码 移位脉冲移位脉冲 0 0 0 0 0 清零清零 1 0 0 0 1 左移一位左移一位 2 0 0 1 0 左移二位左移二位 3 0 1 0 1 左移三位左移三位 4 1 0 1 1 左移四位左移四位 2222 移位寄存器移位寄存器(2)由由D触发器组成的并行、串行输入触发器组成的并行、串行输入/串行输出的串行输出的 四位移位寄存器四位移位寄存器清零清零C移位脉冲移位脉冲串行输入串行输入串行输出串行输出 RDQSDF2DQF3RDQSDDQRDQSDF1DQF0DRDQSDQd4 d3 d2 d1&G4&G3&G2&G1寄存寄存并行输入并行输入223 计计 数数 器器 在电子计算机和数字逻辑系统中，计数器是基本部件在电子计算机和数字逻辑系统中，计数器是基本部件 之一，它能累计输入脉冲的数目，实现计数、分频、定之一，它能累计输入脉冲的数目，实现计数、分频、定 时、数学运算等功能。时、数学运算等功能。计数器可以进行加法计数，也可以进行减法计数或双计数器可以进行加法计数，也可以进行减法计数或双 向可逆计数。向可逆计数。组成计数器的触发器可以采用同步触发方式，也可以组成计数器的触发器可以采用同步触发方式，也可以 采用异步触发方式。采用异步触发方式。常用的计数器类型有二进制计数器和十进制计数器。常用的计数器类型有二进制计数器和十进制计数器。由于双稳态触发器有由于双稳态触发器有“1”和和“0”两个状态，所以一两个状态，所以一个触个触 发器可以表示一位二进制数，发器可以表示一位二进制数，n个触发器可以表示个触发器可以表示n位二位二 进制数。进制数。2231 二进制计数器二进制计数器1.1.异步二进制加法计数器异步二进制加法计数器异步二进制加法计数器异步二进制加法计数器用用四个四个主从型主从型JK触发器组成的四位异步二进制加法计数器触发器组成的四位异步二进制加法计数器 计数脉冲计数脉冲 Q3Q2Q1Q0F3QQ J C KF2QQ J C KF1QQ J C KF0QQ J C K RD清零清零 C 所有触发器的所有触发器的JK端都是悬空的端都是悬空的,相当于相当于“1”,此时触此时触发发器具有计数功能器具有计数功能,即每接收到一个时钟脉冲即每接收到一个时钟脉冲,输出端的状输出端的状态就翻转一次。态就翻转一次。除低位触发器的时钟接到计数脉冲外，其它各位触发除低位触发器的时钟接到计数脉冲外，其它各位触发 器则由相邻低位触发器的输出来触发。器则由相邻低位触发器的输出来触发。C1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 Q0Q1Q2Q3000010000100110000101010011011100001100101011101001110110111111100002231 二进制计数器二进制计数器2.2.同步二进制加法计数器同步二进制加法计数器同步二进制加法计数器同步二进制加法计数器用用四个四个主从型主从型JK触发器组成的四位同步二进制加法计数器触发器组成的四位同步二进制加法计数器 J KQQ CF0 J KQQ CF1 J KQQ CF2 J KQQ CF3清清零零计数脉冲计数脉冲 RD CQ0Q1Q2Q3 F0：J0=K0=1，每来一个脉冲就翻转一次；，每来一个脉冲就翻转一次；F1：J1=K1=Q0，当，当Q0=1时，再来一个脉冲才翻转；时，再来一个脉冲才翻转；F2：J2=K2=Q1Q0，当，当Q1Q0=1时，再来一个脉冲才翻转；时，再来一个脉冲才翻转；F3：J3=K3=Q2Q1Q0，当，当Q2Q1Q0=1时，再来一个脉冲才翻转；时，再来一个脉冲才翻转；所有触发器的时钟脉冲都接到计数脉冲上。所有触发器的时钟脉冲都接到计数脉冲上。四位二进制加法计数器，能记的最大十进制数为四位二进制加法计数器，能记的最大十进制数为24-1=15；n 位二进制加法计数器，能记的最大十进制数为位二进制加法计数器，能记的最大十进制数为2n-1。2231 二进制计数器二进制计数器3.(3.(任意进制任意进制任意进制任意进制)二进制加法计数器的分析方法二进制加法计数器的分析方法二进制加法计数器的分析方法二进制加法计数器的分析方法 根据逻辑图写出各触发器输入端的逻辑关系式；根据逻辑图写出各触发器输入端的逻辑关系式；根据各触发器输入端的逻辑关系式按时序写出逻辑根据各触发器输入端的逻辑关系式按时序写出逻辑状态表；状态表；根据逻辑状态表分析逻辑功能：根据逻辑状态表分析逻辑功能：几进制？几进制？同步还是异步？同步还是异步？加法计数还是减法计数？加法计数还是减法计数？例题例题例题例题 分析图所示逻辑电路的逻辑功能，说明其用途。设各触发分析图所示逻辑电路的逻辑功能，说明其用途。设各触发器的初始状态为器的初始状态为 0。计数脉冲计数脉冲 F2 J KF1 J KF0 J KQ清零清零RD CQ2 Q1 Q0 C CQQQQQC 写出触发器输入端的逻辑关系式写出触发器输入端的逻辑关系式 异步异步 F0：J0=Q2，K0=1，C0=C F1：J1=1，K1=1，C1=Q0 F2：J2=Q0Q1，K2=1，C2=C 例题例题例题例题 分析图所示逻辑电路的逻辑功能，说明其用途。设各触发分析图所示逻辑电路的逻辑功能，说明其用途。设各触发器的初始状态为器的初始状态为 0。CJ2 K2J1 K1J0 K0Q2 Q1 Q0 按脉冲序列写出逻辑状态按脉冲序列写出逻辑状态 0 0 1 1 1 1 1 0 0 0 1 0 1 1 1 1 1 0 0 1 2 0 1 1 1 1 1 0 1 0 3 1 1 1 1 1 1 0 1 1 4 0 1 1 1 0 1 1 0 0 5 0 0 0异步五进制加法计数器异步五进制加法计数器 分析逻辑功能分析逻辑功能 异步异步 F0：J0=Q2，K0=1，C0=C F1：J1=1，K1=1，C1=Q0 F2：J2=Q0Q1，K2=1，C2=C 例题例题例题例题 分析图所示逻辑电路的逻辑功能，说明其用途。分析图所示逻辑电路的逻辑功能，说明其用途。设初始状态为设初始状态为“111”。C 计数脉冲计数脉冲 F2JK F1JK F0JKQQQ置位置位SDCQ2 Q1 Q0 CCQQQC2=C1=C0=C 同步同步 写出触发器输入端的逻辑关系式写出触发器输入端的逻辑关系式 例题例题例题例题 分析图所示逻辑电路的逻辑功能，说明其用途。分析图所示逻辑电路的逻辑功能，说明其用途。设初始状态为设初始状态为“111”。C2=C1=C0=C 同步同步 分析逻辑功能分析逻辑功能 同步八进制减法计数器同步八进制减法计数器 按脉冲序列写出逻辑状态按脉冲序列写出逻辑状态 CJ2 K2J1 K1J0 K0Q2 Q1 Q00 0 0 0 0 1 1 1 1 11 0 0 1 1 1 1 1 1 02 0 0 0 0 1 1 1 0 13 1 1 1 1 1 1 1 0 04 0 0 0 0 1 1 0 1 15 0 0 1 1 1 1 0 1 06 0 0 0 0 1 1 0 0 17 0 1 1 1 1 1 0 0 08 1 1 12232 十进制计数器十进制计数器 采用采用8421码的十进制加码的十进制加法计数器，当第法计数器，当第10个脉冲来个脉冲来到时，由到时，由1001状态变为状态变为0000状态。状态。二进制计数器结构简单，二进制计数器结构简单，但是读数不习惯，所以在有但是读数不习惯，所以在有 些场合采用十进制计数器较些场合采用十进制计数器较 为方便。为方便。十进制计数器是在二进制十进制计数器是在二进制 的基础上得出的，用四位二的基础上得出的，用四位二 进制数来代表十进制的每一进制数来代表十进制的每一 位数，所以也称二位数，所以也称二-十进制十进制 计数器。计数器。计数计数脉冲数脉冲数二进制数二进制数十进十进制数制数 0 1 2 3 4 5 6 7 8 910Q3 Q2 Q1 Q0 0 1 2 3 4 5 6 7 8 9进位进位0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 0 01.1.同步十进制加法计数器同步十进制加法计数器同步十进制加法计数器同步十进制加法计数器 J KQQ C F3 J KQQ C F2 J KQQ C F1 J KQQ C F0RD 清清零零C 计数脉冲计数脉冲Q0Q1Q2Q3各位触发器各位触发器JK端的逻辑关系式端的逻辑关系式 C1=C2=C3=C4=C 同步同步 F0：J0=1，K0=1 F1：J1=Q0Q3，K1=Q0 F2：J2=Q0Q1，K2=Q0Q1 F3：J3=Q0Q1Q2，K3=Q0 1.1.同步十进制加法计数器同步十进制加法计数器同步十进制加法计数器同步十进制加法计数器设计数器的初始状态为设计数器的初始状态为“0000”,按时序写出逻辑状态按时序写出逻辑状态表表CJ3 K3J2 K2J1 K1J0 K1Q3 Q2 Q1 Q0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 0 1 0 0 1 1 1 1 0 0 0 1 2 0 0 0 0 0 0 1 1 0 0 1 0 3 0 1 1 1 1 1 1 1 0 0 1 1 4 0 0 0 0 0 0 1 1 0 1 0 0 5 0 1 0 0 1 1 1 1 0 1 0 1 6 0 0 0 0 0 0 1 1 0 1 1 0 7 1 1 1 1 1 1 1 1 0 1 1 1 8 0 0 0 0 0 0 1 1 1 0 0 0 9 0 1 0 0 0 1 1 1 1 0 0 1 10 0 0 0 01 2 3 4 5 6 7 8 9 10 CQ0Q1Q2Q32.2.二二二二-五五五五-十进制计数器十进制计数器十进制计数器十进制计数器 (74LS290型型)CP0CP1Q3 Q2 Q1 Q0 F3 F2 F1 F0QQSDJC KRDQQSDJC KRDQQSDJC KRDQQSDJC KRD清零清零输入端输入端 置置9输入端输入端&R0(1)R0(2)RDS9(1)&S9(2)SD(1)二进制计数器，二进制计数器，C0输入，输入，Q0输出，输出，F1F3不用；不用；(2)五进制计数器，五进制计数器，C1输入，输入，Q3Q1输出，输出，F0不用；不用；(3)十进制计数器，十进制计数器，C0输入，输入，Q0与与C1连接，连接，Q3Q0输出。输出。1 2 3 4 5 6 7 S9(1)S9(2)Q2 Q1 GND74LS290UCC R0(1)R0(2)C1 C0 Q0 Q3 14 13 12 11 10 9 8R0(1)R0(2)S9(1)S9(2)Q3 Q2 Q1 Q0 1 1 0 0 0 0 1 1 1 0 0 1 0 0 0 0 0 0 0 0 计数计数 例题例题例题例题 将将74LS290改接成六进制和九进制计数器。改接成六进制和九进制计数器。(1)六进制计数器六进制计数器 采用十进制接法，采用十进制接法，C0输入，输入，Q0与与C1连接，连接，Q3Q0输出。输出。Q3 Q2 Q1 Q0S9(1)S9(2)R0(1)R0(2)C0 C1 74LS29001100000 (2)九进制计数器九进制计数器Q3 Q2 Q1 Q0S9(1)S9(2)R0(1)R0(2)C0 C1 74LS29010010000 例题例题例题例题 数字钟表中的分、秒计数都是六十进制，试用两片数字钟表中的分、秒计数都是六十进制，试用两片 74LS290型二型二五五十进制计数器联成六十进制电路。十进制计数器联成六十进制电路。Q3 Q2 Q1 Q0S9(1)S9(2)R0(1)R0(2)C0 C1 74LS290(1)Q3 Q2 Q1 Q0S9(1)S9(2)R0(1)R0(2)C0 C1 74LS290(2)十位十位 个位个位 六六进制进制 十进制十进制 采用十进制接法，采用十进制接法，C0输入，输入，Q0与与C1连接，连接，Q3Q0输出。输出。224 单稳态触发器单稳态触发器 双稳态触发器有两个稳定状态，从一个稳定状态翻转双稳态触发器有两个稳定状态，从一个稳定状态翻转 为另一个稳定状态必须靠时钟脉冲触发，脉冲消失后，为另一个稳定状态必须靠时钟脉冲触发，脉冲消失后，稳定状态能一直保持下去。稳定状态能一直保持下去。单稳态触发器只有一个稳定状态，在未加触发信号之单稳态触发器只有一个稳定状态，在未加触发信号之 前处于稳定状态，经信号触发后，触发器翻转为新的状前处于稳定状态，经信号触发后，触发器翻转为新的状 态，但新状态只能暂时保持，经过一段时间后自动翻转态，但新状态只能暂时保持，经过一段时间后自动翻转 到原来的稳定状态。到原来的稳定状态。单稳态触发器在数字电路中，一般用于：单稳态触发器在数字电路中，一般用于：定时定时产生一定宽度的矩形波；产生一定宽度的矩形波；整形整形把不规则的波形变为幅度和宽度都相等的脉把不规则的波形变为幅度和宽度都相等的脉 冲；冲；延时延时将输入信号延迟一定时间后输出。将输入信号延迟一定时间后输出。SDRDQQ+-+-+T728+UCC65431C1C2C32242 由由555集成定时器组成的单稳态触发器集成定时器组成的单稳态触发器1.5551.555集成定时器集成定时器集成定时器集成定时器 555 集成定时器是一种模集成定时器是一种模 拟电路和数字电路相结合的拟电路和数字电路相结合的 中规模集成电路。中规模集成电路。555 集成定时器内部有：集成定时器内部有：两个电压比较器两个电压比较器C1和和C2；一个基本一个基本RS触发器；触发器；一个放电晶体管一个放电晶体管T；三个电阻组成的分压器，三个电阻组成的分压器，为比较器供给参考电压。为比较器供给参考电压。外形及管脚外形及管脚 5G5558 7 6 51 2 3 4参考电压参考电压 管脚管脚1：接地端。：接地端。输入电压输入电压 时，时，C2输出高电平；输出高电平；输入电压输入电压 时，时，C2输出低电平，输出低电平，使触发器置使触发器置“1”。管脚管脚2：低电平触发端；：低电平触发端；管脚管脚3：输出端；：输出端；输出电流输出电流200mA，输出高电压约低于电源，输出高电压约低于电源电压电压13V。管脚管脚4：复位端；：复位端；由此端输入负载而使触发器由此端输入负载而使触发器 直接复位。直接复位。管脚管脚5：电压控制端；：电压控制端；由此端外加一电压以改变比由此端外加一电压以改变比 较器的参考电压。较器的参考电压。管脚管脚6：高电平触发端；：高电平触发端；输入电压输入电压 ，C1输出为高电平；输出为高电平；输入电压输入电压 ，C1输出为低电平，使触发器置输出为低电平，使触发器置“0”。管脚管脚8：电源端；电源端；电源范围电源范围 518V管脚管脚7：放电端；：放电端；当触发器的当触发器的Q 端为端为“1”时，时，T导通，外接电容元件通过导通，外接电容元件通过 T放电；当触发器的放电；当触发器的Q 端为端为“0”时，时，T 截止，外接电容截止，外接电容元件充电。元件充电。2、由、由555定时器组成的单稳态触发器定时器组成的单稳态触发器 6和和7管脚外管脚外接接RC电电 路，触发脉冲由路，触发脉冲由2端输端输 入端，低电平有效。入端，低电平有效。通电时，设触发通电时，设触发器的初始状态为器的初始状态为“0”，输出电压输出电压uO为为“0”。RC+UCCuIuOuCSDRDQQ+-+-+T72865431C1C2C3+UCC+UCC0.01 F 输入端未加触发输入端未加触发脉冲时，脉冲时，uI为为“1”,uIUCC/3，比较器，比较器C2输出高电平，触发器的状态不变，输出高电平，触发器的状态不变，uO仍为仍为“0”。输入端有触发脉冲时，输入端有触发脉冲时，uI为为“0”，uIUCC/3,比较器比较器C2输出高电平；而电容放电使输出高电平；而电容放电使uC2UCC/3时，比时，比较器较器C1输出低电输出低电平，触发器置平，触发器置“0”，uI从从“1”回到回到“0”。这时这时Q=1，放电管，放电管T 导通，电容导通，电容C通过通过T放电。放电。uItouCtouOtotp 输出是矩形脉冲，其宽度与触发脉冲的宽度无关，输出是矩形脉冲，其宽度与触发脉冲的宽度无关，而是取决于外加而是取决于外加RC电路的参数，电路的参数，tp=RC ln3=1.1RC。改变改变RC值值,可改变脉冲宽度可改变脉冲宽度,从而可以进行定时控从而可以进行定时控 制。制。225 多谐振荡器多谐振荡器 多谐振荡器也称无稳态触发器，它没有稳定状态，毋多谐振荡器也称无稳态触发器，它没有稳定状态，毋 须外加触发脉冲，只要接通电源，就能输出一定频率的须外加触发脉冲，只要接通电源，就能输出一定频率的 矩形脉冲。矩形脉冲。多谐振荡器是常用的一种矩形波发生器，触发器和时多谐振荡器是常用的一种矩形波发生器，触发器和时 序电路中的时钟脉冲一般是由多谐振荡器产生的。序电路中的时钟脉冲一般是由多谐振荡器产生的。2252 由由555集成定时器组成的多谐振荡器集成定时器组成的多谐振荡器R1C+UCCR2uOuCSDRDQQ+-+-+T72865431C1C2C3+UCC+UCC 接通电源接通电源UCC后，后，它经电阻它经电阻R1和和R2对对 电容电容C充电。充电。当电容充电使当电容充电使uC2UCC/3时时,比较器比较器C1输出低电平输出低电平,触触发器置发器置“0”,uO为为“0”。这时这时Q=1,放电管放电管T导通导通,电容电容C放电。放电。当电容放电使当电容放电使uCUCC/3时时,比较器比较器C2的输出低电平的输出低电平,触发器置触发器置“1”,uO由由“0”变为变为“1”。这时。这时Q=0,放电管放电管T截截 止止,电容电容C再次充电。如此重复上述过程再次充电。如此重复上述过程,uO为连续的为连续的 矩形波。矩形波。uCtouOtotp1tp2T第一暂稳态第一暂稳态 tp1=(R1+R2)C ln2=0.7(R1+R2)C 第二暂稳态第二暂稳态 tp2=R2C ln2=0.7R2C 振荡频率振荡频率 输出波形的占空比输出波形的占空比 振荡周期振荡周期 T=tp1+tp2=0.7(R1+2R2)C