《集成触发器》PPT课件.ppt

第六章第六章 集成触发器集成触发器 内容提要内容提要 本章主要介绍构成数字系统的另一种基本逻辑本章主要介绍构成数字系统的另一种基本逻辑单元器件单元器件触发器。其内容有：触发器。其内容有：(1)(1)触发器的特点及分类。触发器的特点及分类。(2)(2)基本的基本的RSRS触发器。触发器。(3)(3)时钟控制的时钟控制的RSRS触发器，触发器，D D触发器，触发器，JKJK触触发器，发器，T T触发器的电路结构、逻辑功能及其描触发器的电路结构、逻辑功能及其描述方法。述方法。(4)(4)触发器的性能参数。触发器的性能参数。6.1 6.1 触发器的特点及分类触发器的特点及分类 6.1.1 6.1.1 6.1.1 6.1.1 触发器的基本特点触发器的基本特点触发器的基本特点触发器的基本特点 在各种复杂的数字系统中，不但要对二值信号进行在各种复杂的数字系统中，不但要对二值信号进行在各种复杂的数字系统中，不但要对二值信号进行在各种复杂的数字系统中，不但要对二值信号进行算术运算和逻辑运算，而且还需要保存这些信号和算术运算和逻辑运算，而且还需要保存这些信号和算术运算和逻辑运算，而且还需要保存这些信号和算术运算和逻辑运算，而且还需要保存这些信号和结果。这就需要有记忆功能的逻辑单元器件。能够结果。这就需要有记忆功能的逻辑单元器件。能够结果。这就需要有记忆功能的逻辑单元器件。能够结果。这就需要有记忆功能的逻辑单元器件。能够存储一位二值信号的基本单元电路存储一位二值信号的基本单元电路存储一位二值信号的基本单元电路存储一位二值信号的基本单元电路称为触发器称为触发器称为触发器称为触发器。每。每。每。每个触发器都应有两个互为相反的输出端个触发器都应有两个互为相反的输出端个触发器都应有两个互为相反的输出端个触发器都应有两个互为相反的输出端Q Q Q Q和和和和Q Q Q Q，而且而且而且而且触发器必须具备以下两个基本特点：触发器必须具备以下两个基本特点：触发器必须具备以下两个基本特点：触发器必须具备以下两个基本特点：第一，具有两个能自行保持的稳定状态，用来表示第一，具有两个能自行保持的稳定状态，用来表示第一，具有两个能自行保持的稳定状态，用来表示第一，具有两个能自行保持的稳定状态，用来表示0 0 0 0和和和和1 1 1 1两个逻辑状态，或者二进制数的两个逻辑状态，或者二进制数的两个逻辑状态，或者二进制数的两个逻辑状态，或者二进制数的0 0 0 0和和和和1 1 1 1。第二，在不同的第二，在不同的第二，在不同的第二，在不同的输输输输入信号作用下，触入信号作用下，触入信号作用下，触入信号作用下，触发发发发器可以从一器可以从一器可以从一器可以从一个个个个稳稳稳稳定状定状定状定状态态态态翻翻翻翻转为转为转为转为另一个另一个另一个另一个稳稳稳稳定状定状定状定状态态态态。6.1.2 6.1.2 触发器的分类触发器的分类迄今为止，已经研制出了许多种触发器电路。根据迄今为止，已经研制出了许多种触发器电路。根据迄今为止，已经研制出了许多种触发器电路。根据迄今为止，已经研制出了许多种触发器电路。根据电路结构形式，触发器可分为两大类：电路结构形式，触发器可分为两大类：电路结构形式，触发器可分为两大类：电路结构形式，触发器可分为两大类：一类是没有一类是没有一类是没有一类是没有时钟输入端的基本触发器，时钟输入端的基本触发器，时钟输入端的基本触发器，时钟输入端的基本触发器，另一类是有时钟输入端另一类是有时钟输入端另一类是有时钟输入端另一类是有时钟输入端的时钟触发器。的时钟触发器。的时钟触发器。的时钟触发器。本章重点介绍时钟触发器的逻辑功本章重点介绍时钟触发器的逻辑功本章重点介绍时钟触发器的逻辑功本章重点介绍时钟触发器的逻辑功能，属性及描述方法。能，属性及描述方法。能，属性及描述方法。能，属性及描述方法。6.1.3 6.1.3 6.1.3 6.1.3 时钟时钟时钟时钟触触触触发发发发器的分器的分器的分器的分类类类类 具有具有具有具有时钟时钟时钟时钟脉冲控制脉冲控制脉冲控制脉冲控制输输输输入端入端入端入端CPCPCPCP的触的触的触的触发发发发器器器器称称称称为时钟为时钟为时钟为时钟触触触触发发发发器器器器，带带带带有有有有时钟输时钟输时钟输时钟输入端的入端的入端的入端的时钟时钟时钟时钟触触触触发发发发器状器状器状器状态态态态的改的改的改的改变变变变不不不不仅仅仅仅决定于数据决定于数据决定于数据决定于数据输输输输入信号，入信号，入信号，入信号，还还还还决定于决定于决定于决定于时钟时钟时钟时钟脉冲信号脉冲信号脉冲信号脉冲信号CPCPCPCP，因此，在数字系因此，在数字系因此，在数字系因此，在数字系统统统统中，按中央控制器中，按中央控制器中，按中央控制器中，按中央控制器发发发发出的出的出的出的时时时时序控序控序控序控制信号来制信号来制信号来制信号来协调动协调动协调动协调动作。作。作。作。时钟触发器的种类也很多，在选择和时钟触发器的种类也很多，在选择和使用前应搞清如下两方面的属性：使用前应搞清如下两方面的属性：第一，它属于何种逻辑功能第一，它属于何种逻辑功能第一，它属于何种逻辑功能第一，它属于何种逻辑功能?第二，它是什么结构的触发器第二，它是什么结构的触发器第二，它是什么结构的触发器第二，它是什么结构的触发器?用什么样的触发方用什么样的触发方用什么样的触发方用什么样的触发方式式式式?1.1.1.1.按逻辑功能分，按逻辑功能分，按逻辑功能分，按逻辑功能分，时钟触发器常用的有时钟触发器常用的有时钟触发器常用的有时钟触发器常用的有四种：四种：四种：四种：即：即：即：即：RSRSRSRS型触发器，型触发器，型触发器，型触发器，D D D D型触发器，型触发器，型触发器，型触发器，JKJKJKJK型触发器和型触发器和型触发器和型触发器和T T T T型触发器。型触发器。型触发器。型触发器。本章按逻辑功能分类重点介绍。本章按逻辑功能分类重点介绍。本章按逻辑功能分类重点介绍。本章按逻辑功能分类重点介绍。2.2.2.2.按结构和触发方式分按结构和触发方式分按结构和触发方式分按结构和触发方式分，时钟触发器也有，时钟触发器也有，时钟触发器也有，时钟触发器也有四种：四种：四种：四种：(1)(1)(1)(1)同步式触发器。同步触发器采用电平触发方式，同步式触发器。同步触发器采用电平触发方式，同步式触发器。同步触发器采用电平触发方式，同步式触发器。同步触发器采用电平触发方式，一般是高电平触发。一般是高电平触发。一般是高电平触发。一般是高电平触发。(2)(2)(2)(2)维持阻塞触发器。维持阻塞触发器采用边沿触发维持阻塞触发器。维持阻塞触发器采用边沿触发维持阻塞触发器。维持阻塞触发器采用边沿触发维持阻塞触发器。维持阻塞触发器采用边沿触发方式，一般是用上升沿触发方式。方式，一般是用上升沿触发方式。方式，一般是用上升沿触发方式。方式，一般是用上升沿触发方式。(3)(3)边沿触发器。边沿触发器采用边沿触发边沿触发器。边沿触发器采用边沿触发方式，一般是方式，一般是用下降沿触用下降沿触发发方式。方式。(4)(4)(4)(4)主从触主从触主从触主从触发发发发器。主从触器。主从触器。主从触器。主从触发发发发器采用主从触器采用主从触器采用主从触器采用主从触发发发发。6.2 6.2 基本基本RSRS触触发发器器 基本基本基本基本RSRSRSRS触发器是各种触发器电路中结构形式最简单触发器是各种触发器电路中结构形式最简单触发器是各种触发器电路中结构形式最简单触发器是各种触发器电路中结构形式最简单的一种。同时，它又是复杂电路结的一种。同时，它又是复杂电路结的一种。同时，它又是复杂电路结的一种。同时，它又是复杂电路结构触构触构触构触发发发发器的一个器的一个器的一个器的一个基本基本基本基本组组组组成都分。成都分。成都分。成都分。6.2.1 6.2.1 6.2.1 6.2.1 电电电电路路路路结结结结构与工作原理构与工作原理构与工作原理构与工作原理1.1.1.1.电路的基本结构：电路的基本结构：电路的基本结构：电路的基本结构：在图在图在图在图6.2.1(6.2.1(6.2.1(6.2.1(a)a)a)a)所示电路中，如所示电路中，如所示电路中，如所示电路中，如果只有一个或非门果只有一个或非门果只有一个或非门果只有一个或非门G1G1G1G1，那么当另一个输入端接低电那么当另一个输入端接低电那么当另一个输入端接低电那么当另一个输入端接低电平时，输出平时，输出平时，输出平时，输出v v v vO1O1O1O1的高、低电平将随输入的高、低电平将随输入的高、低电平将随输入的高、低电平将随输入v v v vI1I1I1I1的高、低电的高、低电的高、低电的高、低电平而改变。因此，它不具备记忆功能。平而改变。因此，它不具备记忆功能。平而改变。因此，它不具备记忆功能。平而改变。因此，它不具备记忆功能。如果用另一或非如果用另一或非门门G2G2将将v vO1O1反相反相(同同时时将将G2G2的另一个的另一个输输入端接低入端接低电电平平)，则则G2G2的输出的输出v vO2O2将与将与v vI1I1同相。现将同相。现将v vO2O2接回接回G1G1的另一个输入的另一个输入端，这时即使原来加在端，这时即使原来加在v vI1I1输入端上的信号消输入端上的信号消失了，失了，v vO1O1和和v vO2O2的状态也能保持下去。这样就的状态也能保持下去。这样就得到了图得到了图6.2.1(6.2.1(b)b)中由两个或非门所组成的中由两个或非门所组成的基本基本RSRS触发器电路。触发器电路。2.电路的工作原理：电路的工作原理：由于由于G1G1和和G2G2在电路中的作用完全相同，所以习在电路中的作用完全相同，所以习惯上将电路画成图惯上将电路画成图6.2.1(6.2.1(b)b)的对称形式。的对称形式。Q Q和和Q Q称为输出端，并且定义称为输出端，并且定义Q=1Q=1、Q=0Q=0为触发器的为触发器的1 1状态，状态，Q=0Q=0、Q=1Q=1为触发器的为触发器的0 0状态。状态。S SD D称为置称为置位端或置位端或置1 1输入端，输入端，R RD D称为复位端或置称为复位端或置0 0输入端。输入端。（1 1）当当S SD D=1=1、R RD D=0=0时时，Q=1,Q=0Q=1,Q=0。（2 2）当当S SD D=0,R=0,RD D=1=1时时,Q=0,Q=1Q=0,Q=1。（3 3）当当SD=RD=0SD=RD=0时时，电电路路维维持原来状持原来状态态不不变变。（4 4）当当S SD D=R=RD D=1=1时时，Q=Q=0Q=Q=0，既不是定既不是定义义的的1 1状状态态，也不是定，也不是定义义的的0 0状状态态。而且，在而且，在S SD D和和R RD D同时回到同时回到0 0以后，无法判定触发以后，无法判定触发器将回到器将回到1 1状态还是状态还是0 0状态。因此，在正常工作状态。因此，在正常工作时输入信号应遵守时输入信号应遵守S SD DR RD D=0=0的约束条件，也就是的约束条件，也就是说不允许输入说不允许输入S SD D=R=RD D=1=1的信号。的信号。是功能真值表，在表是功能真值表，在表6.2.16.2.1中触发器新的状态中触发器新的状态Q Qn+1n+1叫做次态，叫做次态，Q Qn+1n+1不仅与输入状态有关，不仅与输入状态有关，而而且与触发器原来的状态且与触发器原来的状态Q Qn n(也叫做初态也叫做初态)有关，有关，所以把所以把Q Qn n也作为一个变量列入了真值表，并将也作为一个变量列入了真值表，并将Q Qn n称做状态变量，把这种含有状态变量的真值称做状态变量，把这种含有状态变量的真值表表叫做触发器的特性表或功能表。叫做触发器的特性表或功能表。表表6.2.16.2.1为或非门的功能真值表为或非门的功能真值表 表表6.2.2 6.2.2 用与非门组成的用与非门组成的基本基本RSRS触发器的功能表触发器的功能表。SDRDQnQn+10011001100001111010101011011000*0*SDRDQnQn+11100110011110000010101010111001*1*用与非门构成的基本用与非门构成的基本RSRS触发器触发器 这个电路是以低电平作这个电路是以低电平作为输入信号的，所以为输入信号的，所以用用S SD D和和R RD D分别表示置分别表示置1 1输入端和置输入端和置0 0输入端。输入端。在图在图6.2.2(6.2.2(b)b)的逻辑的逻辑符号中，用输入端的符号中，用输入端的小圆圈表示用低电平作输入信号，或者叫低电小圆圈表示用低电平作输入信号，或者叫低电平有效。平有效。6.2.26.2.2工作特性工作特性 由图由图6.2.1(6.2.1(b)b)和图和图6.2.2(6.2.2(a)a)可以看出，在基可以看出，在基本本RSRS触发器中，输入信号直接加在输出门上，触发器中，输入信号直接加在输出门上，所以输入信号在所以输入信号在S SD D或或R RD D为为1 1的全部作用时间里，的全部作用时间里，都能直接改变输出端都能直接改变输出端Q Q和和Q Q的状态，这就是基的状态，这就是基本本RSRS触发器的工作特点。触发器的工作特点。由于这个缘故，由于这个缘故，也把也把S SD D(S(SD D)叫做直接置位端；叫做直接置位端；把把R RD D(R(RD D)叫做直接复位端；叫做直接复位端；并且把基本并且把基本RSRS触发触发器叫做直接置位、复位触发器。器叫做直接置位、复位触发器。例例6.2.16.2.1：在图在图6.2.3(6.2.3(a)a)的基本的基本RSRS触发器电路中，已知触发器电路中，已知S SD D和和R RD D的电压波形如图的电压波形如图6.2.3(6.2.3(b)b)中所示，试画出中所示，试画出Q Q和和Q Q端对应的电压波形。端对应的电压波形。解：实质上这是一个用已知的解：实质上这是一个用已知的R RD D和和S SD D状态确定状态确定Q Q和和Q Q状态的问题。只要根据每个时间区间里状态的问题。只要根据每个时间区间里S SD D和和R RD D的状态去查触发器的功能表，即可找出的状态去查触发器的功能表，即可找出Q Q和和Q Q的对应状态，并画出它们的波形图。的对应状态，并画出它们的波形图。6.3 6.3 时钟时钟RSRS触发器的结触发器的结 构、功能及其描述方法构、功能及其描述方法 6.3.1 6.3.1 时钟时钟RSRS触发器结构与工作特性触发器结构与工作特性1 1 1 1、电电电电路路路路结结结结构与工作原理构与工作原理构与工作原理构与工作原理实现时钟实现时钟实现时钟实现时钟控制的最控制的最控制的最控制的最简单简单简单简单方式是采用方式是采用方式是采用方式是采用图图图图6.3.16.3.16.3.16.3.1所示的同所示的同所示的同所示的同步步步步RSRSRSRS触触触触发发发发器器器器结结结结构。构。构。构。该电该电该电该电路由两部分路由两部分路由两部分路由两部分组组组组成：成：成：成：（1 1 1 1）由由由由G1G1G1G1、G2G2G2G2组组组组成的基本成的基本成的基本成的基本RSRSRSRS触触触触发发发发器器器器。（2 2 2 2）由由由由G3G3G3G3、G4G4G4G4组组组组成的成的成的成的输输输输入控制入控制入控制入控制电电电电路。路。路。路。当当当当CP=0CP=0CP=0CP=0时，时，时，时，门门门门G3,G4G3,G4G3,G4G3,G4截止，输入信号截止，输入信号截止，输入信号截止，输入信号S S S S、R R R R不会影响输不会影响输不会影响输不会影响输出端的状态，故触发器保持原状态不变。出端的状态，故触发器保持原状态不变。出端的状态，故触发器保持原状态不变。出端的状态，故触发器保持原状态不变。当当当当CP=1CP=1CP=1CP=1时，时，时，时，S S S S、R R R R信号通过门信号通过门信号通过门信号通过门G3,G4G3,G4G3,G4G3,G4反相后加到由反相后加到由反相后加到由反相后加到由G1G1G1G1和和和和G2G2G2G2组成的基本组成的基本组成的基本组成的基本RSRSRSRS触发器上，使触发器上，使触发器上，使触发器上，使Q Q Q Q和和和和Q Q Q Q的状态跟随输入的状态跟随输入的状态跟随输入的状态跟随输入状态的变化而改变。它的功能真值表如表状态的变化而改变。它的功能真值表如表状态的变化而改变。它的功能真值表如表状态的变化而改变。它的功能真值表如表6.3.16.3.16.3.16.3.1所示。所示。所示。所示。图图6.3.16.3.1是同步是同步RSRS触发器结构触发器结构在使用同步在使用同步RSRS触发器的触发器的过程中，有时还需要在过程中，有时还需要在CPCP信号到来之前将触发信号到来之前将触发器预先置成指定的状态，器预先置成指定的状态，为此在实用的同步为此在实用的同步RSRS触触发器电路上往往还设置发器电路上往往还设置有专门的异步置位输入有专门的异步置位输入端端S SD D和异步复位输入端和异步复位输入端R RD D，如图如图6.3.26.3.2所示。所示。图图6.3.26.3.2所示所示(a)a)电路结构电路结构(b)b)逻辑符号。逻辑符号。只要在只要在S SD D或或R RD D加入低电加入低电平，即可立即将触发器平，即可立即将触发器置置1 1或置或置0 0，而不受时钟，而不受时钟信号和输入信号的控制。信号和输入信号的控制。一般在一般在CP=0CP=0的状态下进的状态下进行置位或复位。触发器行置位或复位。触发器在时钟信号控制下正常在时钟信号控制下正常工作时，应使工作时，应使S SD D和和R RD D处于高平电。处于高平电。表表6.3.1 6.3.1 同步同步RSRS触发器的功能真值表触发器的功能真值表 CPCPS SR RQQn nQQn+1n+10 00 01 11 11 11 11 11 11 11 1x xx x0 00 01 11 10 00 01 11 1x xx x0 00 00 00 01 11 11 11 10 01 10 01 10 01 10 01 10 01 10 01 10 01 11 11 10 00 01*1*1*1*2.工作特性工作特性 由于在由于在CP=1CP=1的全部时间里的全部时间里S S和和R R信号都能通过门信号都能通过门G3G3和和G4G4加到基本加到基本RSRS触发器上触发器上,所以在所以在CP=1CP=1的全的全部时间里部时间里S S和和R R的变化都将引起触发器输出状态的变化都将引起触发器输出状态的变化。这就是同步的变化。这就是同步RSRS触发器的工作特性。由触发器的工作特性。由于这一工作特点可以推理于这一工作特点可以推理,如果如果CP=1CP=1的期间内的期间内输入信号多次发生变化，则触发器的状态也会输入信号多次发生变化，则触发器的状态也会发生多次翻转，这就降低了电路的抗干扰能力，发生多次翻转，这就降低了电路的抗干扰能力，也叫也叫“空翻空翻”现象。现象。已知同步已知同步已知同步已知同步RSRSRSRS触发器的输入信号波形如图触发器的输入信号波形如图触发器的输入信号波形如图触发器的输入信号波形如图6.3.36.3.36.3.36.3.3所示，所示，所示，所示，试画出试画出试画出试画出Q Q Q Q、Q Q Q Q端的电压波形。设触发器的初始状态为端的电压波形。设触发器的初始状态为端的电压波形。设触发器的初始状态为端的电压波形。设触发器的初始状态为Q=0Q=0Q=0Q=0。解：由解：由解：由解：由给给给给定的定的定的定的输输输输入入入入电压电压电压电压波形可波形可波形可波形可见见见见,在第在第在第在第一个一个一个一个CPCPCPCP高高高高电电电电平期平期平期平期间间间间先是先是先是先是S=1S=1S=1S=1、R=0R=0R=0R=0，输输输输出被置成出被置成出被置成出被置成Q=1,Q=0Q=1,Q=0Q=1,Q=0Q=1,Q=0。随后随后随后随后输输输输入入入入变变变变成了成了成了成了S=S=S=S=R=0R=0R=0R=0，因而因而因而因而输输输输出状出状出状出状态态态态保持不保持不保持不保持不变变变变。6.3.2 6.3.2 时钟时钟RSRS触发器的功能及其描述方法触发器的功能及其描述方法 1.1.功能真值表功能真值表 S SR RQnQnQQn+1n+1说说说说明明明明0 00 00 00 01 11 11 11 10 00 01 11 10 00 01 11 10 01 10 01 10 01 10 01 10 01 10 00 01 11 1不不不不定定定定QQn+1n+1=Q=Qn nQQn+1n+1=0=0QQn+1n+1=1=1QQn+1n+1不定不定不定不定2.2.激励表激励表 经对表经对表6.3.26.3.2的分析，的分析，RSRS触发器的激励表如表触发器的激励表如表6.3.36.3.3所示。所示。3 3、状态图、状态图(图图6.3.46.3.4所示所示)QQnnQQn+1n+1SRSR000001011010111100 x x10100101X1X1RSRS触触发发器的状器的状态图态图说明说明状态图中的一个圆圈代表时序逻辑电路的一个状态图中的一个圆圈代表时序逻辑电路的一个状态，对状态，对RSRS触发器来说，它只有触发器来说，它只有“0”“0”、“1”“1”两个两个状态，因此在状态图中只有两个圆圈。状态，因此在状态图中只有两个圆圈。表示表示Q=0Q=0状状态态，表示表示Q=1Q=1状状态态。状。状态图态图中的中的弧弧线线表示状表示状态变态变化的方向，箭化的方向，箭头头所指的状所指的状态为态为次次态态，没有箭，没有箭头头的一端状的一端状态为态为初初态态。弧。弧线线上上标标明了控制明了控制输输入入S S和和R R应应有的取有的取值值。实际实际上状上状态图态图以以图图形的形式表示了触形的形式表示了触发发器的激励表。器的激励表。4 4、特性方程、特性方程 如果将功能真值表所表示的触发器逻辑功能，如果将功能真值表所表示的触发器逻辑功能，如果将功能真值表所表示的触发器逻辑功能，如果将功能真值表所表示的触发器逻辑功能，经过如图经过如图经过如图经过如图6.3.56.3.56.3.56.3.5所示次态卡诺图化简，就可以得到该所示次态卡诺图化简，就可以得到该所示次态卡诺图化简，就可以得到该所示次态卡诺图化简，就可以得到该时钟触发器的逻辑表达式时钟触发器的逻辑表达式时钟触发器的逻辑表达式时钟触发器的逻辑表达式特性方程。特性方程。特性方程。特性方程。这个方程反映出次态这个方程反映出次态这个方程反映出次态这个方程反映出次态Q Q Q Qn+1n+1n+1n+1和数据输入和数据输入和数据输入和数据输入S S S S、R R R R及初态及初态及初态及初态Q Q Q Qn n n n之之之之间的关系：间的关系：间的关系：间的关系：Q Q Q Qn+1 n+1 n+1 n+1=S+R Q=S+R Q=S+R Q=S+R Qn n n n SR=0 (SR=0 (SR=0 (SR=0 (约束条件约束条件约束条件约束条件)RSRSRSRS触发器的功能真值表、激励表、状态图和特性方触发器的功能真值表、激励表、状态图和特性方触发器的功能真值表、激励表、状态图和特性方触发器的功能真值表、激励表、状态图和特性方程只是表达程只是表达程只是表达程只是表达RSRSRSRS触发器逻辑功能的形式不同而已，它触发器逻辑功能的形式不同而已，它触发器逻辑功能的形式不同而已，它触发器逻辑功能的形式不同而已，它们的实质是一致的。因此，记住其中的一种形式们的实质是一致的。因此，记住其中的一种形式们的实质是一致的。因此，记住其中的一种形式们的实质是一致的。因此，记住其中的一种形式(如如如如功能真值表功能真值表功能真值表功能真值表)，就可以推出其他的形式。，就可以推出其他的形式。，就可以推出其他的形式。，就可以推出其他的形式。6.4 6.4 时钟时钟D D触发器的结构，触发器的结构，功能及其描述方法功能及其描述方法 6.4.1 6.4.1 电路结构与工作原理电路结构与工作原理 为了适用于单端输入信号的场合，在有些集成为了适用于单端输入信号的场合，在有些集成电路中也把同步电路中也把同步RSRS触发器作成的结构形式，通触发器作成的结构形式，通常把这种电路常把这种电路叫叫D D型触发器型触发器(或或D D型锁存器型锁存器)。图图中的中的D D端为数据输入端，端为数据输入端，CP(CP(也有标作也有标作ENEN的的)为为时钟控制端。当时钟控制端。当CP=1CP=1时，输出端状态随输入端时，输出端状态随输入端的状态而改变，当的状态而改变，当CP=0CP=0时，输出状态保持不变，时，输出状态保持不变，其逻辑符号如图其逻辑符号如图6.4.26.4.2所示。所示。1、电路结构（图、电路结构（图6.4.1）2、工作原理：、工作原理：S=R=D。其它与其它与RS相同。相同。6.4.2 6.4.2 逻辑功能及其描述方法逻辑功能及其描述方法 1 1、功能真值表和激励表、功能真值表和激励表D D触发器是由触发器是由RSRS触发器演变而来的，它可看成触发器演变而来的，它可看成R=SR=S条件下的特例，但它克服了条件下的特例，但它克服了RSRS触发器在触发器在S=R=1S=R=1时，次态不定的功能不完善缺点。时，次态不定的功能不完善缺点。表表6.4.16.4.1和表和表6.4.26.4.2分分别别表示了表示了D D触触发发器的功能器的功能真真值值表和激励表。表和激励表。D DQQn nQQn+1n+1说说说说 明明明明00010 00 0Qn+1=0110111Qn+1=1QnQn+1D0000110111012 2、状态转换图、状态转换图 3、特性方程：特性方程：由上表由上表6.4.16.4.1和表和表6.4.26.4.2可得出可得出D D触触发发器的特性方程器的特性方程为为：（图（图6.4.36.4.3）Q Qn+1 n+1=D=D 上述上述D D触触发发器依然存在器依然存在“空翻空翻”现现象，象，实际实际广泛使用的集成广泛使用的集成D D触触发发器采用了器采用了维维持阻塞持阻塞结结构，构，称称为维为维持阻塞持阻塞D D触触发发器器。维持阻塞维持阻塞D D触发器逻辑电路图和逻辑符号。触发器逻辑电路图和逻辑符号。6.5 6.5 时钟时钟JKJK触发器的触发器的 结构结构 功能及其描述方法功能及其描述方法 6.5.1 6.5.1 电路结构与工作原理电路结构与工作原理 在时钟控制在时钟控制RSRS触发器中，必须限制触发器中，必须限制R R端和端和S S端输端输入同时为入同时为1 1的情况出现。为了消除时钟控制的情况出现。为了消除时钟控制RSRS触发器输入信号的约束条件，又使触发器有两触发器输入信号的约束条件，又使触发器有两个输入端，可在时钟控制个输入端，可在时钟控制RSRS触发器中增加两条触发器中增加两条交叉反馈线，并将输入端交叉反馈线，并将输入端S S改为改为J J，R R改为改为K K。其其逻辑电路图和逻辑符号逻辑电路图和逻辑符号如图如图 6.5.1(6.5.1(a),(b)a),(b)所示。所示。JKJK触发器逻辑电路图和逻辑符号触发器逻辑电路图和逻辑符号 6.5.26.5.2逻辑功能及其描述方法逻辑功能及其描述方法 1.1.功能真值表和激励表功能真值表和激励表表表6.5.1 6.5.1 功能真值表功能真值表 表表6.5.1 6.5.1 激励表激励表 JKQnQn+1说说明明0000010110101111010101010100111 10 0Qn+1=QnQn+1=0Qn+1=1Qn+1=QnQnQn+1J K0 00 11 01 10 x1 xx 1x 0图图6.5.16.5.1分析分析 JKJK触发器的逻辑功能为：触发器的逻辑功能为：当时钟信号未到来时，无论触发器的当时钟信号未到来时，无论触发器的J J、K K输输入怎样变化，触发器的状态将保持不变。入怎样变化，触发器的状态将保持不变。当时钟信号到来时，如果当时钟信号到来时，如果J=0,K=0J=0,K=0，则触发则触发器保持原来状态不变；器保持原来状态不变；如果如果J=0,K=1J=0,K=1，无论触发器的原态如何，其无论触发器的原态如何，其次态总为次态总为0 0；如果如果J=1,J=1,K=0K=0，无论触发器的原态如何，它无论触发器的原态如何，它的次态总是的次态总是1 1；如果如果J=1,K=1J=1,K=1，触发器必将发触发器必将发生状态转换。生状态转换。2.2.状态转换图状态转换图 由激励表可推出图由激励表可推出图6.5.26.5.2的状态转换图的状态转换图3.3.特性方程特性方程根据功能真值表和根据功能真值表和激励表，可列出激励表，可列出JKJK触发器的特性方程触发器的特性方程为：为：Q Qn+1 n+1=J Q+K Q=J Q+K Q主从集成主从集成JKJK触触发发器。器。通过以上讨论可以看出，通过以上讨论可以看出，通过以上讨论可以看出，通过以上讨论可以看出，JKJKJKJK触发器在触发器在触发器在触发器在JKJKJKJK同时为同时为同时为同时为1 1 1 1时，时，时，时，也有确定的状态，所以，它具有较强的逻辑功能。也有确定的状态，所以，它具有较强的逻辑功能。也有确定的状态，所以，它具有较强的逻辑功能。也有确定的状态，所以，它具有较强的逻辑功能。为了防止为了防止为了防止为了防止“空翻空翻空翻空翻”，实际使用的，实际使用的，实际使用的，实际使用的JKJKJKJK触发器是主从集触发器是主从集触发器是主从集触发器是主从集成成成成JKJKJKJK触发器。主从触发器。主从触发器。主从触发器。主从JKJKJKJK触发器由上、下两个时钟控制触发器由上、下两个时钟控制触发器由上、下两个时钟控制触发器由上、下两个时钟控制RSRSRSRS触发器组成，分别称为触发器组成，分别称为触发器组成，分别称为触发器组成，分别称为从触发器和主触发器从触发器和主触发器从触发器和主触发器从触发器和主触发器。主。主。主。主触发器的输出是从触发器的输入，而从触发器的输触发器的输出是从触发器的输入，而从触发器的输触发器的输出是从触发器的输入，而从触发器的输触发器的输出是从触发器的输入，而从触发器的输出又返馈到主触发器输入。主从两个触发器的时钟出又返馈到主触发器输入。主从两个触发器的时钟出又返馈到主触发器输入。主从两个触发器的时钟出又返馈到主触发器输入。主从两个触发器的时钟信号是反相的，当时钟信号到来时，主触发器接收信号是反相的，当时钟信号到来时，主触发器接收信号是反相的，当时钟信号到来时，主触发器接收信号是反相的，当时钟信号到来时，主触发器接收输入信号，而从触发器被封锁，保持原状态不变；输入信号，而从触发器被封锁，保持原状态不变；输入信号，而从触发器被封锁，保持原状态不变；输入信号，而从触发器被封锁，保持原状态不变；当时钟信号结束时，主触发器被封锁，不接收输入当时钟信号结束时，主触发器被封锁，不接收输入当时钟信号结束时，主触发器被封锁，不接收输入当时钟信号结束时，主触发器被封锁，不接收输入信号，而从触发器状态由主触发器状态确定。因此，信号，而从触发器状态由主触发器状态确定。因此，信号，而从触发器状态由主触发器状态确定。因此，信号，而从触发器状态由主触发器状态确定。因此，克服了克服了克服了克服了“空翻空翻空翻空翻”现象。逻辑电路图和逻辑符号如现象。逻辑电路图和逻辑符号如现象。逻辑电路图和逻辑符号如现象。逻辑电路图和逻辑符号如图图图图6.5.3(6.5.3(6.5.3(6.5.3(a),(b)a),(b)a),(b)a),(b)所示。所示。所示。所示。主从主从JKJK触发器逻辑电路图和逻辑符号触发器逻辑电路图和逻辑符号 逻辑电路图逻辑电路图和逻辑符号和逻辑符号(a),(b)a),(b)所所示。示。6.6 6.6 时钟时钟T T触发器的触发器的 结构，功能及其描述方法结构，功能及其描述方法 T T触发器可看成是触发器可看成是JKJK触发器在触发器在J=KJ=K条件下的特例，条件下的特例，T T触发器只有一个控制输入端触发器只有一个控制输入端T T。图图6.6.16.6.1所示所示是同步式是同步式T T触发器的逻辑图，触发器的逻辑图，T T触发器的逻辑触发器的逻辑功能可概括为：功能可概括为：T=0T=0是触发器是触发器保持原状态不保持原状态不变；变；T=1T=1时，时，触发器翻转，触发器翻转，图图6.6.2状态图状态图表表6.6.16.6.1为为T T触发器的功能真值表触发器的功能真值表T T触发器的特性方程为：触发器的特性方程为：Q Qn+1 n+1=T Q=T Qn n+T Q+T Qn n TQnQn+1说说明明000110110110Qn+1=QnQn+1=QnQnQn+1000110110T110表表表表6.6.26.6.26.6.26.6.2为为为为T T T T触触触触发器的激励表发器的激励表发器的激励表发器的激励表 6.7 6.7 触触发发器的比器的比较较6.7.1 6.7.1 类触发器的逻辑符号比较类触发器的逻辑符号比较 6.7.2 6.7.2 种功能触种功能触发发器描述表达式的比器描述表达式的比较较 第六章结束