6.第六章 IO接口和总线.ppt

第六章第六章 I/O接口和总线接口和总线教学内容：I/O接口的功能及简单的输入输出接口芯片I/O端口及其寻址方式CPU与外设间的数据传输方式总线的概念常见标准总线教学要求：了解I/O接口及总线的概念及功用。掌握4种CPU与外设间传输数据方式的原理及特点。了解常见标准总线结构。教学重点：CPU与外设间传输数据方式教学难点：DMA方式第六章第六章 I/O接口和总线接口和总线6-1 I/O接口6-2 总线6-1 I/O接口一、一、I/O接口的功能接口的功能 接口电路是专门解决CPU与外设之间的不匹配、不协调工作而设置的，它处在总线与外设之间，一般具备以下基本功能：（1）设置数据缓冲器以解决速度差异，并配以适当的联络信号。（2）设置电平转换。例如可采用 MC1488、MC1489、MAX232 和 MAX233等芯片来实现电平转换。单片机8031TXD1488EIA RS232C1=-12V0=+12V PC COMPUTER RXD+12V-12VRXD+5V 1489 TXD串口串口TTL电平电平串串口口发送器接收器 （5）CPU要与多个外设打交道，一个外设通常包含若干个端口。这就需要外设地址译码电路，使CPU在同一时刻只能选中某一个I/O端口.（3）设置信息转换逻辑以满足对各自格式的要求。如A/D、D/A、串/并、并/串转换。（4）设置时序控制电路来同步CPU和外设的工作。以握手联络（Handshaking)来保证主机和外部I/O实现同步。二、二、I/O端口及寻址方式端口及寻址方式 1.I/O端口端口 CPU与与外外设设通通信信时时，传传送送的的信信息息包包括括数数据据信信息息、状状态态信信息息和和控控制制信信息息，这这些些信信息息分分别别进进入入不不同同的的寄寄存存器器，这这些些寄寄存存器器和和它它们们的的控制逻辑统称为控制逻辑统称为I/O端口。端口。I/OI/O端口的基本结构端口的基本结构数据线数据线控制线控制线状态线状态线DBCBAB外部输出输入设备（2）命令端口（）命令端口（Command Port)命令端口（Command Port)也称控制端口（Control Port),用来存放CPU向端口发出命令和控制字，以控制外设的动作。常见的命令信息有启动、停止、允许中断等，常见的控制字有方式选择控制字、操作命令字等。(1)数据端口（数据端口（Data Port)在在CPU与外设之间传送数据时数据端口与外设之间传送数据时数据端口主要起数据缓冲作用。主要起数据缓冲作用。I/OI/O端口的基本结构端口的基本结构数据线数据线控制线控制线状态线状态线DBCBAB外部输出输入设备（3）状态端口（）状态端口（Status Port）状态端口用来指示外设的当前状态，每种状态用一位表示，它们可由状态端口用来指示外设的当前状态，每种状态用一位表示，它们可由CPU读取，以检查外设的状态，读取，以检查外设的状态，决定程序的流向。最常用的状态位有：决定程序的流向。最常用的状态位有：准备就绪位准备就绪位(READY)。如果是输入端口，该位为。如果是输入端口，该位为1，表明端口的数据寄存器已准备好数据，表明端口的数据寄存器已准备好数据，等待等待CPU来读取。如果是输出端口，该位为来读取。如果是输出端口，该位为1，表明端口的输出数据寄存器已空，可以接受，表明端口的输出数据寄存器已空，可以接受CPU的下的下一个数据了。一个数据了。忙位（忙位（Busy）。该位为）。该位为1，表明外设正在进行输出数据操作，暂时不允许，表明外设正在进行输出数据操作，暂时不允许CPU送新的数据送新的数据过来。该位为过来。该位为0，表示外设已处于空闲状态，允许，表示外设已处于空闲状态，允许CPU 送下一个数据到输出端口。送下一个数据到输出端口。错误位（错误位（Error)。数据在传送过程中产生了某种错误，可将此位置。数据在传送过程中产生了某种错误，可将此位置1。CPU 查处错误状态查处错误状态后便进行相应处理，例如重新传送或停止操作。后便进行相应处理，例如重新传送或停止操作。2.I/O端口的寻址方式端口的寻址方式（1）统一编址方式 又称“存储器映射方式”。在这种编址方式下，I/O端口地址置于1MB的存储器空间中，在整个存储空间中划出一部分空间给外设端口，端口和存储单元统一编址。优点：无需专门的I/O指令，对端口操作的指令类型多，从而简化了指令系统的设计。缺点：端口占用存储器的地址空间，使存储器容量更加紧张，同时端口指令的长度增加，执行时间较长，端口地址译码器较复杂。（2）I/O单独编址方式单独编址方式 这这种种方方式式的的端端口口单单独独编编址址构构成成一一个个I/O空空间间，不不占占用用存存储储器器地地址址空空间间，而而是是用用专专门门的的IN指指令令和和OUT指指令令来来访访问问 I/O端口。端口。优优点点：端端口口所所需需的的地地址址线线较较少少，地地址址译译码码器器较较简简单单，采采用用专用的专用的I/O指令，端口操作指令执行时间少，指令长度短指令，端口操作指令执行时间少，指令长度短。缺点：输入输出指令类别少，一般只能进行传送操作。缺点：输入输出指令类别少，一般只能进行传送操作。80 x86/8088CPU采用采用I/O 端口独立编址方式端口独立编址方式三、三、CPU与外设间的数据传送方式与外设间的数据传送方式主机与外设之间数据传送的控制方式有以下四种：主机与外设之间数据传送的控制方式有以下四种：*无条件传送无条件传送 *查询式传送查询式传送 *中断方式传送中断方式传送 *直接存储器存取直接存储器存取DMA(Direct Memory Access)1.无条件传送方式无条件传送方式 适用于总是处于准备好状态的外设适用于总是处于准备好状态的外设 以下外设可采用无条件传送方式：以下外设可采用无条件传送方式：开关开关发光器件发光器件(如发光二极管、如发光二极管、7段数码管、灯泡等段数码管、灯泡等)继电器继电器步进电机步进电机 优点：软件及接口硬件简单优点：软件及接口硬件简单 缺点：只适用于简单外设，适应范围较窄缺点：只适用于简单外设，适应范围较窄83FCH83FFH译码器接口电路如图所示，接口电路如图所示，74LS244是三态输出的是三态输出的8 缓冲器缓冲器例例1.输入接口：将输入接口：将8个开关的状态输入个开关的状态输入CPU 接口电路如图所示，接口电路如图所示，74LS273是八是八D触发器，具有锁存触发器，具有锁存数据的功能。数据的功能。译译码码器器=1=1.+5VRD0D7CPQ0Q7.D0D7A0A15IOW74LS273R例例2.输出接口输出接口:用程序来控制用程序来控制LED的点燃和熄灭的点燃和熄灭2.查询方式查询方式n适用于外设并不总是准备好，而且对传送速率、适用于外设并不总是准备好，而且对传送速率、传送效率要求不高的场合。传送效率要求不高的场合。nCPU在与外设交换数据前必须询问外设状态在与外设交换数据前必须询问外设状态 “你准备好没有？你准备好没有？”n对接口及外设的要求：需要提供状态端口及设备对接口及外设的要求：需要提供状态端口及设备状态信息。状态信息。n优点：软件比较简单优点：软件比较简单n缺点：缺点：CPU效率低，数据传送的实时性差，效率低，数据传送的实时性差，速度较慢速度较慢查询方式的流程图与外设进与外设进行数据交换行数据交换YNYNNY外设状态端口地址为外设状态端口地址为03FBH，第，第5位位(bit5)为状态标志（为状态标志（=1，忙；，忙；=0，准备好），准备好）D5D7-D0A9|A3A15|A10IOWD7 D0 3F8H外外设设D7D6D5D4D3D2D1D0BUSYCPQ7Q6Q5Q4Q3Q2Q1Q0状态端口状态端口A2A1A074LS138Y0IORY3OE74LS374CPQQDSACK3FBHA15A12 A11A10 A9 A8 A7 A6 A5 A4 A3A2A1A00 0 0 0 1 1 1 1 1 1 1 0 0 0 Y0 03F8H 1 0 1 1 Y3 03FBH例：用查询方式进行输出，例：用查询方式进行输出，试画出其电路图。试画出其电路图。要求：要求：外设数据端口地址为外设数据端口地址为03F8H，写入数据会使状态，写入数据会使状态标志置标志置1；外设把数据读走后又把它清；外设把数据读走后又把它清0。+5v当程序向端口写数据时，译码器输出当程序向端口写数据时，译码器输出Y0和和IOW都为都为0,上面一个或非门输出由上面一个或非门输出由 0变变1，此正脉冲，此正脉冲C P一方面一方面将将D B上的数据送入上的数据送入8D触发器触发器74LS374,同时将状态触发器同时将状态触发器置置1（忙），还将数据送往外设。（忙），还将数据送往外设。D5D7-D0A9|A3A15|A10IOWD7 D0 3F8H外外设设D7D6D5D4D3D2D1D0BUSYCPQ7Q6Q5Q4Q3Q2Q1Q0状态端口状态端口A2A1A074LS138Y0IORY3OE74LS374CPQQDSACK3FBHA15A12 A11A10 A9 A8 A7 A6 A5 A4 A3A2A1A00 0 0 0 1 1 1 1 1 1 1 0 0 0 Y0 03F8H 1 0 1 1 Y3 03FBH74LS374是三态是三态8D触发器，在时钟触发器，在时钟正跳变时，输出正跳变时，输出Q=输入输入D.首先读状态端口首先读状态端口,当译码器输出当译码器输出Y3和和IOR都为都为0时，下面一个或门输出时，下面一个或门输出0,经反向后，打开三态门，将状态线经反向后，打开三态门，将状态线（BUSY)上的电平送到数据总线上的电平送到数据总线(D5).当外设把数据取走后，发出当外设把数据取走后，发出 ACK信号，信号，将状态触发器置将状态触发器置 0（闲），为（闲），为CPU下次读状态端口作准备下次读状态端口作准备。+5v 输出数据（查询方式）流程图输出数据（查询方式）流程图 输出数据程序段输出数据程序段 向外设进向外设进行数据输出行数据输出YNNY 初始化初始化PORTO EQU 3F8HPORTS EQU 3FBHCOUNT EQU 256 MOV CX,COUNT;输出字节数输出字节数READS:IN AL,PORTS；读状态位读状态位 TEST AL,20H ；忙？；忙？JNZ READS ；忙，继续测；忙，继续测 MOV AL,输出数据输出数据；不忙；不忙 OUT PORTO,AL；输出数据；输出数据 LOOP READS；未传完，循环；未传完，循环 ：3.中断方式中断方式 nCPU无无需需循循环环查查询询外外设设状状态态，而而是是外外部部设设备备在在需需要要进进行行数数据据传传送送时时才才中中断断CPU正正在在进进行行的的工工作作，让让CPU来来为为其其服服务务。即即CPU在在没没有有外外设设请请求求时时可可以以去去做做更更重重要要的的事事情情，有有请请求求时时才才去去传传输输数数据据，从从而而大大大大提提高高了了CPU的利用率。的利用率。n优点：优点：CPU效率高，实时性好，速度快。效率高，实时性好，速度快。n缺点：程序编制较为复杂。缺点：程序编制较为复杂。中断传送过程：中断传送过程：初始化外设初始化外设 外设准备好后，向外设准备好后，向CPU发一个选通信号发一个选通信号 外设向外设向CPU发中断请求发中断请求 CPU收到中断请求信号，在允许相应的收到中断请求信号，在允许相应的前提下，暂停现行程序，转去执行中断服务程前提下，暂停现行程序，转去执行中断服务程序，执行输入输出操作序，执行输入输出操作 中断服务结束后，返回原来的程序继续中断服务结束后，返回原来的程序继续执行执行4.DMA传输传输 (1)DMA方式的提出方式的提出n n前面三种I/O方式都需要CPU作为中介：外设 CPU 内存 两个含义：1 1）软件：外设与内存之间的数据传送是通过）软件：外设与内存之间的数据传送是通过CPUCPU执执行程序来完成的（行程序来完成的（PIOPIO方式）；方式）；2 2）硬件：）硬件：I/OI/O接口和存储器的读写控制信号、地址接口和存储器的读写控制信号、地址信号都是由信号都是由CPUCPU发出的（总线由发出的（总线由CPUCPU控制）。控制）。n n缺点：程序的执行速度限定了传送的最大速度（约为几十KB/秒）解决：DMA传输(2)DMA(2)DMA传输传输传输传输:DMA(Direct Memory Access):DMA(Direct Memory Access)外设外设外设外设 内存内存内存内存n n外设直接与存储器进行数据交换外设直接与存储器进行数据交换外设直接与存储器进行数据交换外设直接与存储器进行数据交换 ，CPUCPU不再担当不再担当不再担当不再担当数据传输的中介者；数据传输的中介者；数据传输的中介者；数据传输的中介者；总线由总线由总线由总线由DMADMA控制器（控制器（控制器（控制器（DMACDMAC）进行控制（）进行控制（）进行控制（）进行控制（CPUCPU要放要放要放要放弃总线控制权），内存弃总线控制权），内存弃总线控制权），内存弃总线控制权），内存/外设的地址和读写控制信号均外设的地址和读写控制信号均外设的地址和读写控制信号均外设的地址和读写控制信号均由由由由DMACDMAC提供。提供。提供。提供。n n优点：数据传输优点：数据传输优点：数据传输优点：数据传输由由由由DMADMA硬件来控制，数据硬件来控制，数据硬件来控制，数据硬件来控制，数据直接在直接在直接在直接在内存和外设之间交换，可以达到很高的传输速率内存和外设之间交换，可以达到很高的传输速率内存和外设之间交换，可以达到很高的传输速率内存和外设之间交换，可以达到很高的传输速率（可达几（可达几（可达几（可达几MB/MB/秒）秒）秒）秒）系统总线系统总线AENIOWMEMWMEMRIORMEMWMEMRIOWIORAENHOLDHLDADRQDACKAENIOWIORMEMWMEMR 外设发出外设发出DMADMA请求请求 DMACDMAC向向CPUCPU申请总线申请总线 CPUCPU响应，释放总线控制权响应，释放总线控制权 DMACDMAC得到总线控制权，并发出得到总线控制权，并发出DMADMA响应信号响应信号 由由DMACDMAC发出各种控制信号，控制外设与存储器之发出各种控制信号，控制外设与存储器之 间的数据传送间的数据传送 数据传送完后，数据传送完后，DMACDMAC撤销撤销HOLDHOLD信号信号 CPUCPU释放释放HLDAHLDA信号，并重新控制总线信号，并重新控制总线 DMADMA传送原理示意传送原理示意图图DBABDBABDBAB 8237ADMA控制器的操作过程演示控制器的操作过程演示？n DMA控制器的工作过程控制器的工作过程 CPU对对DMAC(8237A)初初始始化化：传传送送数数据据的的字字节节数数，内内存存块块起始地址，选定起始地址，选定DMA通道（通道（8237内有内有4个通道）和传送方式。个通道）和传送方式。1）当当外外设设准准备备好好，可可以以进进行行DMA传传送送时时，外外设设向向DMA控控制器发出制器发出“DMA传送请求传送请求”信号（信号（DRQ）；）；2）DMA控控制制器器收收到到请请求求后后，向向CPU发发出出“总总线线请请求求”信信号号HOLD，表示希望占用总线；，表示希望占用总线；3）CPU在在完完成成当当前前总总线线周周期期后后会会立立即即对对HOLD信信号号进进行行响响应应。响响应应包包括括两两个个动动作作：一一是是CPU将将数数据据总总线线、地地址址总总线线和和相相应应的的控控制制信信号号线线均均置置为为高高阻阻态态，由由此此放放弃弃对对总总线线的的控控制制权权。另另一方面，一方面，CPU向向DMA控制器发出控制器发出“总线响应总线响应”信号（信号（HLDA）。）。4）DMA控控制制器器收收到到HLDA信信号号后后，就就开开始始控控制制总总线线，并并向向外设发出外设发出DMA响应信号响应信号DACK；5）DMA控制器送出地址信号和相应的控制信号，控制器送出地址信号和相应的控制信号，实现外设与内存或内存与内存之间的直接数据传送；实现外设与内存或内存与内存之间的直接数据传送；例如，向例如，向I/O接口发出读信号，同时往地址总线上发接口发出读信号，同时往地址总线上发出存储器的地址和存储器写信号和出存储器的地址和存储器写信号和AEN信号，即可从信号，即可从外设向内存传送一个字节。外设向内存传送一个字节。6）DMA控制器自动修改地址和字节计数器，并判控制器自动修改地址和字节计数器，并判断是否需要重复传送操作。当规定的数据传送完后，断是否需要重复传送操作。当规定的数据传送完后，DMA控制器就撤销发往控制器就撤销发往CPU的的HOLD信号。信号。CPU检检测到测到HOLD失效后，紧接着撤销失效后，紧接着撤销HLDA信号，并在下信号，并在下一时钟周期重新开始控制总线。一时钟周期重新开始控制总线。CPU在每个非锁定时钟周期（在每个非锁定时钟周期（LOCK为高为高),都要检测都要检测HOLD引脚，看是否有引脚，看是否有DMA请求。请求。*8086/8088*8086/8088可用可用A15A0A15A0对端口寻址，对端口寻址，形成形成64K I/O64K I/O地址范围。但地址范围。但PC/XTPC/XT只用只用低低10 10 位（位（A9A0A9A0）,I/O,I/O地址范围只有地址范围只有1K1K。A9=0,A9=0,寻址系统板上寻址系统板上512512个端口个端口 A9=1,A9=1,寻址寻址I/OI/O通道上通道上512512个端口个端口系统板上系统板上I/OI/O地址采用地址采用74LS13874LS138译码器：译码器：分分类类 地址范围地址范围(H)(H)I/O I/O设备设备系系 统统 板板000 01F(00 0F)*000 01F(00 0F)*020 03F(20 21)*020 03F(20 21)*040 05F (40 43)*040 05F (40 43)*060 07F(60 63)*060 07F(60 63)*080 09F(80 83)*080 09F(80 83)*0A0 0BF (A0)*0A0 0BF (A0)*0C0 0DF0C0 0DF0E0 0FF0E0 0FF*括号内是括号内是I/OI/O实际地址实际地址8237A-5 DMA8237A-5 DMA控制器控制器8259A8259A中断控制器中断控制器8253-58253-5计数器计数器/定时器定时器8255A-58255A-5并行接口并行接口DMADMA页寄存器页寄存器 NMI NMI 屏蔽寄存器屏蔽寄存器保留保留保留保留 I/I/OO通通道道200 20F200 20F2F8 2FF2F8 2FF300 31F300 31F32032F32032F37837F37837F38038F38038F3B03BF3B03BF3F03F73F03F73F83FF 3F83FF 游戏游戏I/OI/O异步通信异步通信2(COM2)2(COM2)实验卡（原型卡）实验卡（原型卡）硬磁盘适配器硬磁盘适配器并行打印机接口并行打印机接口同步通信控制器同步通信控制器单显单显/打印机适配器打印机适配器软磁盘适配器软磁盘适配器异步通信异步通信1 1（COM1)COM1)1.PC/XT机的机的I/O端口分配端口分配 表 PC/XT机的I/O端口分配表AENA9A8A7A6A5G1G2AG2BCBAY0Y1Y2Y3Y4Y5Y6Y7DMACS(8237A-5)INTRCS(8258A)T/CCS(8253-5)PPICS(8255-5)I/OW WRTDMAPG 写DMA页面 寄存器 WRTNMIREG写NMI屏蔽寄存器 74LS13874LS138对A7A6A5译码,Y0Y7低电平输出，接到相应芯片的CS端或控制端。I/O地址低4位A3A0译出24=16个口地址，用来选择接口芯片内部寄存器。四四 PC机的机的I/O地址分配地址分配2.PC/AT2.PC/AT机的机的机的机的I/OI/O端口地址分配端口地址分配端口地址分配端口地址分配 以以8028680286为为CPUCPU的的PC/ATPC/AT机机也也使使用用低低1010位位地地址址A19A0A19A0形成形成I/OI/O端口地址，端口地址，地址范围：地址范围：0003FFH.0003FFH.系系统统板板口口地地址址：0000FFH,0000FFH,其其余余分分配配在在I/OI/O扩扩展版上。展版上。与与PC/XTPC/XT不不同同的的还还有有：使使用用2 2片片8237A-5 8237A-5 DMADMA控控制制器器，2 2片片8259A 8259A 中中断断控控制制器器（分分为为主主片片和和从从片片），定时器使用，定时器使用8254-2 8254-2。目录目录6-2 总线总线一、总线的概念和分类一、总线的概念和分类 总总线线是是微微型型计计算算机机中中模模块块到到模模块块之之间间传传输输信信息息的的通通道道，是是各各种种公公共共信信息息线线的的集集合合，采采用用总总线线结结构构便便于于部部件和设备的扩充。对微机而言，总线可以分为以下四类：件和设备的扩充。对微机而言，总线可以分为以下四类：片片内内总总线线是是微微处处理理器器的的内内总总线线，在在微微处处理理器器内内用用来来连连接接ALU、CU和和寄寄存存器器组组等等逻逻辑辑功功能能单单元元。这这种种总线没有具体标准，由芯片生产厂家自己确定。总线没有具体标准，由芯片生产厂家自己确定。片片间间总总线线微微处处理理器器、存存储储器器芯芯片片、I/O接接口口芯芯片片之之间间的的连连接接总总线线。片片间间总总线线通通常常包包括括数数据据总总线线、地地址址自信心和控制总线。自信心和控制总线。内内总总线线微微型型计计算算机机系系统统内内连连接接各各插插件件版版的的总总线线，有有不不同同的的总总线线标标准准，如如S-100总总线线（IEEE-696标标准准），STD总总线线，IBM-PC总总线线标标准准等等，采采用用不不同同总总线线标标准准的的功功能能板板无无法法连连接在一起。接在一起。外外总总线线微微型型计计算算机机系系统统之之间间或或微微型型计计算算机机与与外外部部设设备备之之间间的的通通道道。外外总总线线技技术术已已经经很很成成熟熟，各各种种应应用用要要求求皆皆有有标标准准可可遵遵循循。如如并并行行总总线线IEEE-488标标准准，串串行行总总线线RS-232标标准等。准等。单总线结构单总线结构 CPU M M I/O I/O I/O二、总线结构二、总线结构系统内部存储器和系统内部存储器和I/O接口均挂在总线上，接口均挂在总线上，单总线接口的单总线接口的 优点是：优点是：易于扩充易于扩充I/O设备，控制简单；设备，控制简单；缺点是：缺点是：系统所有部件和设备都连在一系统所有部件和设备都连在一条总线上，总线只能分时工作，数据传输条总线上，总线只能分时工作，数据传输量受到限制。量受到限制。多总线结构多总线结构面向面向CPU的双总线结构的双总线结构面向主存的双总线结构面向主存的双总线结构双总线结构双总线结构多总线结构多总线结构面向面向面向面向CPUCPU的双总线结构的双总线结构的双总线结构的双总线结构CPU M I/O I/O I/O如图所示：它是在如图所示：它是在CPU与主存之间，与主存之间，CPU与与I/O设设备之间分别设置一组总线：它的优点是：备之间分别设置一组总线：它的优点是：CPU可同可同时和主存，和时和主存，和I/O设备之间并行交换信息，提高了设备之间并行交换信息，提高了微机系统的数据传输的效率。微机系统的数据传输的效率。缺点是：外设与主存储器之间没有直接通路。缺点是：外设与主存储器之间没有直接通路。外设与主存储器交换数据时，必须经过外设与主存储器交换数据时，必须经过CPU进行信进行信息交换，降低了息交换，降低了CPU的利用率。的利用率。存储器与存储器与I/O接口间接口间无直接通道无直接通道面向存储器的双总线结构CPU M I/O I/O I/O在单总线结构基础上增加在单总线结构基础上增加一条一条CPU到存储器的高速到存储器的高速总线总线 常用标准系统总线：常用标准系统总线：常用标准系统总线：常用标准系统总线：IBM PCIBM PC机的机的机的机的6262芯芯芯芯PCPC总线总线总线总线 PC/ATPC/AT机的机的机的机的 ISAISA总线（总线（总线（总线（8/168/16位）位）位）位）高性能高性能高性能高性能PCPC机的机的机的机的EISAEISA总线总线总线总线 PCI(Peripheral component IterconnectPCI(Peripheral component Iterconnect)总线总线总线总线（32/6432/64位位位位）即外围部件互联局部总线即外围部件互联局部总线即外围部件互联局部总线即外围部件互联局部总线 AGPAGP（加速图形端口，用于提高图形处理能力）（加速图形端口，用于提高图形处理能力）（加速图形端口，用于提高图形处理能力）（加速图形端口，用于提高图形处理能力）常用标准外部总线：常用标准外部总线：常用标准外部总线：常用标准外部总线：IEEE-488 IEEE-488 总线总线总线总线 EIA RS-232EIA RS-232总线总线总线总线 需要了解某种总线时，可查阅有关资料需要了解某种总线时，可查阅有关资料需要了解某种总线时，可查阅有关资料需要了解某种总线时，可查阅有关资料三、常用标准总线三、常用标准总线n n总线带宽（总线带宽（B/S）：单位时间内总线上可）：单位时间内总线上可传送的数据量传送的数据量n n总线位宽（总线位宽（bit）：能同时传送的数据位数）：能同时传送的数据位数n n总线的工作频率（总线的工作频率（MHz）n n总线带宽总线带宽=（位宽（位宽/8）（工作频率（工作频率/每个存取周期的每个存取周期的时钟数）时钟数）四、四、总线的主要性能指标总线的主要性能指标目录目录 THANK YOU VERY MUCH 本章到此结束！本章到此结束！目录目录