第二章逻辑门电路精选文档.ppt

第二章逻辑门电路本讲稿第一页，共三十七页2.1开关元件的开关特性开关元件的开关特性 1.二极管的开关特性二极管的开关特性二极管的开关特性表现在导通与截止两种不同状态之间二极管的开关特性表现在导通与截止两种不同状态之间的转换过程。的转换过程。本讲稿第二页，共三十七页2.晶体管的开关特性晶体管的开关特性晶体管可看成一个由基极电流控制的无触点开关，晶体管晶体管可看成一个由基极电流控制的无触点开关，晶体管截止时，开关断开，饱和时，开关闭合。截止时，开关断开，饱和时，开关闭合。本讲稿第三页，共三十七页2.2基本逻辑门电路基本逻辑门电路1.与门电路与门电路UA=UB=0VUF=UA(或或UB)+0.7V=0.7VUA(或或UB)=3V，UB(或或UA)=0VUF=UB+0.7V=0.7VUA=UB=3VUF=UA(或或UB)+0.7V=3.7V如果将高于如果将高于3V电平代表逻辑电平代表逻辑1，低，低于于0.7V电平代表逻辑电平代表逻辑0，将上述结，将上述结果画在同一表中。果画在同一表中。输入输入输出输出UAUBUF000010100111与逻辑真值表与逻辑真值表表中逻辑关系：表中逻辑关系：输入全输入全1，输出为，输出为1，否则输出为，否则输出为0。逻辑符号：逻辑符号：本讲稿第四页，共三十七页2.或门电路或门电路UA=UB=0VUF=UA(或或UB)-0.7V=-0.7VUA(或或UB)=3V，UB(或或UA)=0VUF=UA-0.7V=2.3VUA=UB=3VUF=UA(或或UB)-0.7V=2.3V如果将高于如果将高于2.3V电平代表逻辑电平代表逻辑1，低于低于0V电平代表逻辑电平代表逻辑0，将上述结，将上述结果画在同一表中。果画在同一表中。输入输入输出输出UAUBUF000011101111或逻辑真值表或逻辑真值表表中逻辑关系：表中逻辑关系：输入全输入全0，输出为，输出为0，否则输出为，否则输出为1。逻辑符号：逻辑符号：本讲稿第五页，共三十七页3.非门电路非门电路UA=0VUF=3VUA=3VUF=UC=0.3V如果将高于电平如果将高于电平3V代表逻辑代表逻辑1，低于，低于0.3V电平电平代表逻辑代表逻辑0，将上述结果画在同一表中。，将上述结果画在同一表中。0110非逻辑真值表非逻辑真值表表中逻辑关系：表中逻辑关系：入有入有0，出为，出为1，入有，入有1，出为，出为0。逻辑符号：逻辑符号：AF=本讲稿第六页，共三十七页4.复合逻辑门复合逻辑门由基本逻辑门组成的逻辑电路称为复合逻辑门。由基本逻辑门组成的逻辑电路称为复合逻辑门。常用的有常用的有与非门、或非门、异或门和同或门。其特征为：与非门、或非门、异或门和同或门。其特征为：与非门与非门 或非门或非门 异或门异或门 同或门同或门名名 称称表表 达达 式式符符 号号真真 值值 表表逻逻辑辑功功能能F=A+BF=A+B11A AB BF F0 0 10 0 10 1 00 1 01 0 01 0 01 1 01 1 0F=AB+AB=A BF=AB+AB=A B=1=1A AB BF F+0 0 00 0 00 1 10 1 11 0 11 0 11 1 01 1 0入全入全1出出0否则出否则出1入全入全0出出1否则出否则出0入同出入同出0入异出入异出1入同出入同出1入异出入异出0F=A B=AB+ABF=A B=AB+AB=A AB BF F+0 0 10 0 10 1 00 1 01 0 01 0 01 1 11 1 1本讲稿第七页，共三十七页5.正逻辑和负逻辑正逻辑和负逻辑在数字电路中，通常用电路的高电平和低电平来分别代表在数字电路中，通常用电路的高电平和低电平来分别代表逻辑逻辑1 1和逻辑和逻辑0 0，在这种规定下的逻辑关系称为，在这种规定下的逻辑关系称为正逻辑正逻辑。反。反之称为之称为负逻辑负逻辑。对于一个数字电路，既可以采用正逻辑，也可采用负逻辑。对于一个数字电路，既可以采用正逻辑，也可采用负逻辑。同一电路，如果采用不同的逻辑规定，那么电路所实现的同一电路，如果采用不同的逻辑规定，那么电路所实现的逻辑运算是不同的。逻辑运算是不同的。负逻辑负逻辑输入输入 输输 出出 X YX YL L L L H HL L L L H HL H H L L HL H H L L HH L H L L HH L H L L HH H H H L LH H H H L L110010101000111001110001正逻辑正逻辑输入输入 输输 出出 X Y X Y 或或 与与 或非或非 与非与非L L L L H HL L L L H HL H H L L HL H H L L HH L H L L HH L H L L HH H H H L LH H H H L L001101010111000110001110除在特殊情况下注明为负逻辑外，通常采用正逻辑。除在特殊情况下注明为负逻辑外，通常采用正逻辑。非非或或非非 与与 或或与与本讲稿第八页，共三十七页例例1:已知三输入与非门中输入已知三输入与非门中输入A、B和输出和输出F的的波形如图所示，请在波形如图所示，请在(1)(5)波形中选波形中选定输入定输入C的波形的波形。解：满足入全解：满足入全1，出为，出为0的有的有(1)、(2)、(3)；同时满足入有同时满足入有0，出为，出为1的有的有(1)、(2)、(3)。所以所以(1)、(2)、(3)都可作都可作为输入为输入C的波形的波形。0本讲稿第九页，共三十七页例例2:己知两输入与非门的输入波形如图己知两输入与非门的输入波形如图A和和B所示，请在所示，请在(1)(4)波形中选择输出波形中选择输出F的的波形。如果波形。如果B=0，输出，输出F波形如何波形如何？解：满足入全解：满足入全1，出为，出为0的有的有(2)、(4)；同时满足入有同时满足入有0，出为，出为1的有的有(2)。所以所以(2)是输出是输出F波形。波形。本讲稿第十页，共三十七页例例3:逻辑门的输入端逻辑门的输入端A、B和输出波和输出波形图所示，请列出真值表，写出形图所示，请列出真值表，写出逻辑门的表达式。逻辑门的表达式。解：解：ABF00001110111 F=A+B 或或本讲稿第十一页，共三十七页2.3TTL数字集成逻辑门电路数字集成逻辑门电路TTL是晶体管是晶体管晶体管逻辑晶体管逻辑(Transistor一一TransistorLogic)电路的简称。在电路的简称。在TTL门电路中，输入门电路中，输入和输出部分的开关元件均采用三极管和输出部分的开关元件均采用三极管(也称双极型晶体也称双极型晶体管管)，因此得名，因此得名TTL数字集成电路。数字集成电路。TTL电路在中、小规模集成电路方面应用广泛。电路在中、小规模集成电路方面应用广泛。TTL电路的基本环节是与非门，本节先介绍电路的基本环节是与非门，本节先介绍TTL与非门的与非门的工作原理及参数，然后介绍集电极开路工作原理及参数，然后介绍集电极开路TTL与非门和与非门和TTL三态门等。三态门等。本讲稿第十二页，共三十七页一一.基本基本TTL与非门工作原理与非门工作原理1.输入至少有一个为低电平输入至少有一个为低电平0.3VUA=0.3V，T1的的A发发射射结结导导通通，UB1=UA+UBE1=0.3V+0.7V=1V，T2和和T4不足以导通而不足以导通而截止截止。UCC通通过过R2向向T3提提供供基基极极电电流流，使使T3和和D3导通导通，UR20，UO=UCC-UBE3-UD3=3.6V(高高电电平平)，实实现现输输入入有有0，输输出出为为1的的逻辑关系逻辑关系。2.UA=UB=3.6V(高电平高电平)UCCR1R3使使T2和和T4饱饱和和导导通通，T1的的UB1=30.7=2.lV，T1的的两两个个发发射射结结处处于于截截止止状状态态，而而集集电电结结处处于于正正向向偏偏置置的的导导通通状状态态。T1处处于于倒倒 置置 运运 用用，此此 时时 1，UC2=UCE2+UBE4=0.3+0.7=1V，使使T3和和D3截止截止，故，故UO=0.3V，输入级输入级 中间级中间级 输出级输出级实现实现输入全输入全1，输出为，输出为0的与非逻的与非逻辑关系。辑关系。若若A、B悬空，悬空，UCCR1R3仍使仍使T2和和T4饱和导通，饱和导通，输出状态输出状态与与A=1、B=1相同相同。输出端不输出端不能连接在一起。能连接在一起。本讲稿第十三页，共三十七页二二.TTL与非门的技术参数与非门的技术参数 1.电压传输特性电压传输特性AB段截止区段截止区UI0.6V时时，T1导导通通UB1小小于于1.3V，T2和和T4截截止止，而而T3和和D3导通导通,UO=3.6V。BC段线性区段线性区UI=(0.6 1.3V)，UB2在在 0.71.4V之之间间,，T2导导通通，工工作作于于放放大大 区区，而而 T4仍仍 然然 截截 止止，UIUC2UO。CD段转折区段转折区UI=(1.3V1.4V)，UB21.4V，T4开开始始导导通通，UC2T3和和D3截截止止，UO低低电电平平。这这一一段段称称为特性曲线转折区。为特性曲线转折区。DE段饱和区段饱和区UI1.4V后后，T4逐逐渐渐由由导导通通进进 入入饱饱 和和 导导 通通状状 态态，UO0.3V。本讲稿第十四页，共三十七页2.输入和输出高、低电平以及噪声容限输入和输出高、低电平以及噪声容限 输出高电平输出高电平UOH：典型值典型值UOH=3.6V，UOH（min）=2.4V。输出低电平输出低电平UOL：典型值典型值UOL=0.3V，UOL（max）=0.4V。输入高电平输入高电平UIH：典型值典型值UIH=3.6V，UIH（min）=2.0VUIH（min）=UON,RON=2.5k。输入低电平输入低电平UIL：典型值典型值UIL=0.3V，UIL（max）=0.8VUIL（max）=UOFF,ROFF=0.7k。噪声容限：衡量逻辑门的抗干扰能力。噪声容限：衡量逻辑门的抗干扰能力。高电平噪声容限高电平噪声容限UNH=UOH(min)-UIH（min）=0.4V低电平噪声容限低电平噪声容限UNL=UIL（max）-UOL(max=0.4V本讲稿第十五页，共三十七页3.扇入与扇出系数扇入与扇出系数扇入系数扇入系数NI：输入端的个数确定。：输入端的个数确定。扇出系数扇出系数NO：表示一个逻辑门能驱动同：表示一个逻辑门能驱动同类门的最大数目。类门的最大数目。NO=IO/IILIOL为为逻辑门输出电流，逻辑门输出电流，IIL为驱动同为驱动同类门的输入电流。类门的输入电流。4.平均传输延迟时间平均传输延迟时间tPdtPd是通导延时时间是通导延时时间tPHL和截止延时时间和截止延时时间tPLH的平均值，即的平均值，即tPd=（tPHL+tPLH）/2(tPd越小，工作速度越快越小，工作速度越快)5.静态功耗静态功耗它它是是指指与与非非门门空空载载时时电电源源总总电电流流IC与与电电源源电电压压UCC的的乘乘积积，是门电路的重要参数之一。是门电路的重要参数之一。本讲稿第十六页，共三十七页例：图示的例：图示的TTL门电路中，设开门电阻门电路中，设开门电阻RON=2.5k，关门电阻，关门电阻ROFF=0.75k，写出各电路的逻辑表达式。，写出各电路的逻辑表达式。(a)(b)(c)(d)解：解：本讲稿第十七页，共三十七页三三.TTL集电极开路门集电极开路门（简称（简称OC门）门）OC门门的的电电路路特特点点在在于于用用外外接接电电阻阻RC代替了原来的代替了原来的T3、D3和和R4部分。部分。两两个个OC门门输输出出端端相相连连可可以以实实现现线线与逻辑。与逻辑。F1F2F00011011真值表真值表0001前面介绍的普通逻辑门输出端不能前面介绍的普通逻辑门输出端不能连接在一起，否则将造成逻辑混乱连接在一起，否则将造成逻辑混乱和器件的损坏。和器件的损坏。=F1F2=ABCD本讲稿第十八页，共三十七页例：己知输入例：己知输入A、B和和C的波形的波形如图所示，试画出输出波形。如图所示，试画出输出波形。解：解：Y3=Y2Y1=ABC Y3本讲稿第十九页，共三十七页四四.三态门三态门1工作原理工作原理当当CS=0T5饱和导通饱和导通T6截止截止 T7导通导通T3截止。同时截止。同时CS=0UB1=0.7V (不管不管A、B是什是什么逻辑电平么逻辑电平)T2和和T4截止，这样，截止，这样，T3和和T4均截止，输出端均截止，输出端F既不为既不为高高电平，也不是低电平，称为电平，也不是低电平，称为“高阻高阻”态。态。当当CS=1T5处处于于倒倒置置状状态态T6饱饱和和、T7截截止止电电路路处处于于正正常常的的与与非非门门工工作状态。作状态。输输出出端端有有三三种种状状态态：高高阻阻、高高电电平平和和低低电电平平。当当CS=1时时，电电路路处处于于逻逻辑辑门门的的正正常常状状态态，当当CS=0时时，输输出出均均为为高高阻阻态态,，这这样样的的三三态态门门称称为为高高电电平平有有效效三三态态门门。反反之之，称称为为低低电电平有效三态门平有效三态门。本讲稿第二十页，共三十七页常用三态门的逻辑符号和真值表常用三态门的逻辑符号和真值表 本讲稿第二十一页，共三十七页2应用应用单向数据传送总线单向数据传送总线 单单向向总总线线是是分分时时传传送送的的总总线线，每每次次只只能能传传送送A A1 1、A A2 2、A A3 3中中的的一一个个信信号号。当当三三个个三三态态门门中中的的某某一一个个片片选选信信号号为为1 1时时，其其输输入入端端的的数数据据传传送送到到总总线线上上(数数据据的的非非)。当当三三态态门门的的片片选选信信号号都都为为0 0时时，不不传传送送信信号号，总总线线与与各各三三态态门门呈呈断断开状态开状态(高阻高阻)。单向数据总线单向数据总线本讲稿第二十二页，共三十七页2应用应用双向数据传送总线双向数据传送总线 电电路路可可以以实实现现总总线线上上三三态态门门之之间间的的数数据据分分时时双双向向传传送送，图图中，中，D D1 1可传送到总线上，总线上的数据也可传送给可传送到总线上，总线上的数据也可传送给D D2 2。1Y2双向数据总线双向数据总线Y 1Y2本讲稿第二十三页，共三十七页例：己知输入例：己知输入A、B和和C的波形如图所示，试画出输的波形如图所示，试画出输出波形。出波形。解：解：C=0，Y=ABC=1时，时，若若A=0,Y=1若若A=1,Y=0(其它类型，其它类型，Y为高阻）为高阻）Y本讲稿第二十四页，共三十七页2.5M0S逻辑门电路逻辑门电路M0S逻辑门电路是在逻辑门电路是在TTL电路问世之后，开发出的第电路问世之后，开发出的第二种广泛应用的数字集成器件，从发展趋势看，由于二种广泛应用的数字集成器件，从发展趋势看，由于制造工艺的改进，制造工艺的改进，MOS电路的性能也可能超越电路的性能也可能超越TTL而而成为占主导地位的逻辑器件。成为占主导地位的逻辑器件。用用MOS场效应管场效应管(以下简称以下简称MOSMOS管管)作为开关元件的逻辑作为开关元件的逻辑电路总称为电路总称为MOS电路。电路。MOS MOS管按所用材料可分为管按所用材料可分为P P沟道沟道和和N N沟道两大类；按制造工艺又分成增强型和耗尽型两沟道两大类；按制造工艺又分成增强型和耗尽型两种。这样种。这样MOSMOS管有四种类型管有四种类型:(l)N:(l)N沟道增强型沟道增强型;(2)N;(2)N沟道沟道耗尽型耗尽型;(3)P;(3)P沟道增强型沟道增强型;(4)P;(4)P沟道耗尽型。沟道耗尽型。由由N沟道沟道MOS管、管、P沟道沟道MOS管和管和N、P沟道沟道MOS管两管两者结合，分别构成者结合，分别构成NMOS门电路、门电路、PMOS门电路和门电路和CMOS门电路。门电路。本讲稿第二十五页，共三十七页一一.N.N沟道增强型和沟道增强型和P P沟道增强型沟道增强型MOS管及其开关特性管及其开关特性N沟道增强型沟道增强型MOS管的开启电压管的开启电压UT为正值，为正值，P沟道增强型沟道增强型MOS管的开启电压管的开启电压UT为负值，当栅源电压为负值，当栅源电压U UGSGS的绝对值的绝对值大于大于UT比较多的情况下，漏源电流比较多的情况下，漏源电流IDS较大，也就是漏源导通，较大，也就是漏源导通，其电阻其电阻Ron较小，反之，漏源处于较小，反之，漏源处于截止截止。通过控制栅源电压通过控制栅源电压UGS来控制其漏、源之间的导通或截止，来控制其漏、源之间的导通或截止，使使MOS管工作在开、关状态。管工作在开、关状态。N沟道沟道漏极漏极栅极栅极源极源极衬底衬底P沟道沟道N沟通增强型沟通增强型MOSMOS管符号和转移特性管符号和转移特性P沟通增强型沟通增强型MOSMOS管符号和转移特性管符号和转移特性开启电压开启电压漏极漏极栅极栅极源极源极衬底衬底本讲稿第二十六页，共三十七页N沟道增强型沟道增强型MOS管开关电路管开关电路如如果果UGSUT，则，则MOS管工作在导管工作在导通区，漏源之间导通电阻为通区，漏源之间导通电阻为Ron,输输出电平为出电平为UDS=UDDRon(RD+Ron)因为因为Ron比较小，只要选择比较小，只要选择RDRon,UDSOV。P沟道增强型沟道增强型MOS管的开关运用，管的开关运用，除采用负电源除采用负电源,UGS小于小于UT(为负值为负值)外，分析方法与上述完全相同。外，分析方法与上述完全相同。本讲稿第二十七页，共三十七页二二.NMOS逻辑电路逻辑电路1非门非门T1称称为为负负载载管管，T2是是开开关关管管。由由于于 T1栅栅 极极 始始 终终 接接 到到 UDD(UDD=5V)，所以，所以T1始终导通。始终导通。当当UA=0V时时，T2截截止止，输输出出电电压压UF=UDD-UT，为高电平。，为高电平。当当UA=5V时，时，T1、T2均导通，均导通，Ron1Ron2，输出电压为，输出电压为UF=UDDRon2/(Ron1+Ron2)0V由由此此，可可知知电电路路实实现现非非逻逻辑辑运运算算F=。本讲稿第二十八页，共三十七页2.与非门和或非门与非门和或非门当两个输入当两个输入A，B至少有一个为低电平至少有一个为低电平时，时，T2、T3至少有一个截止，串联回路至少有一个截止，串联回路断开，所以输出为高电平；当输入断开，所以输出为高电平；当输入A，B全为高电平时，全为高电平时，T2、T3都导通，输出都导通，输出为低电平。因此该电路实现与非运算为低电平。因此该电路实现与非运算:F=当输入当输入A，B全为低电平时，全为低电平时，T2、T3都截止，都截止，输出输出F为高电平；当输入至少有一个为高电为高电平；当输入至少有一个为高电平时，平时，T2、T3至少有一个导通，输出为低电至少有一个导通，输出为低电平。所以该电路实现或非运算平。所以该电路实现或非运算:F=本讲稿第二十九页，共三十七页三三.CMOS逻辑电路逻辑电路1非门非门由一个由一个P沟道增强型沟道增强型MOS管管T1和一个和一个N沟道增强型沟道增强型MOS管管T2构成，构成，UDD大于大于T1、T2开启电压绝对值之和。开启电压绝对值之和。当当UA=0V(低电平低电平)时，时，T1管的栅源极电管的栅源极电压压UGS1=-UDD，故，故T1导通，输出与导通，输出与UDD相连相连UF=UDD(高电平高电平)；而；而UGS2=0V，T2截止，输出与地断开，。截止，输出与地断开，。当当UA=UDD(高电平高电平)时时,T1管的栅源极管的栅源极电压电压UGS1=0V，T1截止，输出与截止，输出与UDD断断开；而开；而UGS2=UDD，T2导通，输出与地导通，输出与地相连，相连，UF=0V(低电平低电平)。因此，电路。因此，电路实现非运算实现非运算:F=。本讲稿第三十页，共三十七页2.与非门与非门同同非非门门电电路路相相比比，增增加加一一个个P沟沟道道管管与与原原P沟沟道道管管并并接接，增增加加一一个个N沟沟道道管管与与原原N沟沟道道管管串串接接。每每个输入分别控制一对个输入分别控制一对P、N沟道管。沟道管。A或或B中中至至少少有有一一个个为为低低电电平平0时时，两两个个P沟沟道道管管也也至至少少有有一一个个导导通通，而而两两个个N沟沟道道管管有有一一个个截截止止，输输出出F=1(高高电电平平)。只只有有A=B=1时时，两两个个P沟沟道道管管都都截截止止，两两个个N沟沟道道管管都都导导通通，F=0。所所以以电电路路实实现现与非运算与非运算:F=通过串接通过串接N沟道管、并接沟道管、并接P沟道管，沟道管，实现多于两输入的与非实现多于两输入的与非门。门。本讲稿第三十一页，共三十七页2.或非门或非门在在非非门门电电路路基基础础上上，增增加加一一个个串串联联连连接接的的P沟沟道道管管，一一个个并并联联连连接接N沟沟道道管管。当当A或或B至至少少有有一一个个为为高高电电平平1时时，T1和和T3至至少少有有一一个个截截止止，而而T2和和T4至至少少有有一一个个导导通通，因因此此，输输出出F=1(低低电电平平)。只只有有当当输输入入A=B=0时时，T1和和T3导导通通，T2和和T4截截止止，输输出出F=1。所所以以电电路路实实现现或或非非运算运算:F=通过串接多个通过串接多个P沟道管，并接多个沟道管，并接多个N沟道管，可实现多于两输入的或非沟道管，可实现多于两输入的或非门。门。CMOS门电路的工作速度接近门电路的工作速度接近TTL电路，而它的功耗远比电路，而它的功耗远比TTL小，抗小，抗干扰能力远比干扰能力远比TTL强。强。本讲稿第三十二页，共三十七页2.6数字集成电路使用注意的问题数字集成电路使用注意的问题1.输出端的连接输出端的连接除除特特殊殊电电路路外外，一一般般集集成成电电路路的的输输出出端端不不允允许许直直接接接接电电源源或或地，输出端也不允许并接使用。地，输出端也不允许并接使用。2.不用输入端的处理不用输入端的处理(1)与门和与非门与门和与非门通过电阻接正电源或与使用端并接。通过电阻接正电源或与使用端并接。(2)或门和或非门或门和或非门接地或与使用端并接。接地或与使用端并接。3.3.CMOSCMOS电路的储电防护电路的储电防护由由于于CMOSCMOS电电路路为为高高输输入入阻阻抗抗器器件件，易易感感受受静静电电高高压压，因因此此CMOSCMOS电路电路不用输入端一定不能悬空。不用输入端一定不能悬空。本讲稿第三十三页，共三十七页2.6数字集成电路使用注意的问题数字集成电路使用注意的问题4.CMOS电路与电路与TTL电路的连接电路的连接CMOS和和TTL电电路路之之间间连连接接必必须须满满足足两两个个条条件件:(1)电电平平匹匹配配。驱驱动动门门输输出出高高电电平平要要大大于于负负载载门门的的输输入入高高电电平平；驱驱动动门门输输出出低低电电平平要要小小于于负负载载门门的的输输入入低低电电平平。(2)电电流流匹匹配配。驱动门输出电流要大于负载门的输入电流。驱动门输出电流要大于负载门的输入电流。(1)CMOS驱动驱动TTL只只要要两两者者的的电电压压参参数数兼兼容容，一一般般情情况况下下不不需需另另加加接接口口电电路路，仅按电流大小计算扇出系数即可。仅按电流大小计算扇出系数即可。(2)TTL驱动驱动CMOS因因为为TTL电电路路的的UOH小小于于CMOS电电路路的的UIH，所所以以TTL一一般般不能直接驱动不能直接驱动CMOS电路，电路，需要电平变换电路。需要电平变换电路。本讲稿第三十四页，共三十七页例：分析图示的例：分析图示的CMOS电路，哪些能正常工作，哪些不能。写出电路，哪些能正常工作，哪些不能。写出能正常工作电路输出信号的逻辑表达示。能正常工作电路输出信号的逻辑表达示。(a)(b)(c)解：解：(a)不能不能(b)能，能，Y2=(c)不能不能 本讲稿第三十五页，共三十七页小结小结1常常用用逻逻辑辑门门电电路路有有与与、或或、非非、与与非非、或或非非和和异异或或，其其逻辑关系可用表达式、真值表、波形图和语言描述。逻辑关系可用表达式、真值表、波形图和语言描述。2在在逻逻辑辑体体制制中中有有正正、负负逻逻辑辑的的规规定定。同同样样一一个个逻逻辑辑门门电电路，利用正、负逻辑可以进行逻辑变换。路，利用正、负逻辑可以进行逻辑变换。3逻逻辑辑门门电电路路的的主主要要技技术术参参数数为为输输入入和和输输出出高高、低低电电平平、扇入、扇出系数、噪声容限、传输延迟时间及功耗等。扇入、扇出系数、噪声容限、传输延迟时间及功耗等。4TTL门门输输入入悬悬空空=1。普普通通TTL逻逻辑辑门门输输出出端端不不能能并并用用，OC门能实现线与，三态门可以构成传送数据总线。门能实现线与，三态门可以构成传送数据总线。5CMOS门门与与TTL门门相相比比，TTL门门速速度度高高；MOS门门功功耗耗低，带负载能力强，抗干扰能力强，低，带负载能力强，抗干扰能力强，集成度高。集成度高。6在在逻逻辑辑门门电电路路的的实实际际应应用用中中，要要注注意意输输入入、输输出出端端的的处处理；不同类型门电路之间的接口处理。理；不同类型门电路之间的接口处理。本讲稿第三十六页，共三十七页作业作业2-92-132-142-18本讲稿第三十七页，共三十七页