wang第四章组合逻辑电路.ppt

第四章 组合逻辑电路4.1 概述概述4.2 组合逻辑电路的分析方法和设计方法组合逻辑电路的分析方法和设计方法4.3 若干常用的组合逻辑电路若干常用的组合逻辑电路4.4 组合逻辑电路中的竞争组合逻辑电路中的竞争-冒险现象冒险现象11.组合逻辑电路的分析和设计方法。组合逻辑电路的分析和设计方法。2.常用的中规模组合逻辑电路的工作原理和使用方法。常用的中规模组合逻辑电路的工作原理和使用方法。3.竞争冒险现象。竞争冒险现象。本章目标要求本章目标要求24.1 概述概述组合逻辑电路组合逻辑电路：任意时刻的任意时刻的输出输出，仅仅决定于该时刻的，仅仅决定于该时刻的输入输入，而，而与与电路原来的状态无关电路原来的状态无关。时序逻辑电路时序逻辑电路：任意时刻的任意时刻的输出输出，不仅决定于该时刻的，不仅决定于该时刻的输入输入，还，还与与电路原来的状态有关电路原来的状态有关。数字电路按照逻辑功能分为：数字电路按照逻辑功能分为：组合逻辑电路（组合逻辑电路（Combinational Logic Circuit）时序逻辑电路（时序逻辑电路（Sequential Logic Circuit）一、组合逻辑电路的特点一、组合逻辑电路的特点3例：图示电路中，任意时刻，只要例：图示电路中，任意时刻，只要A、B、CI的取值确定，则的取值确定，则S和和CO的值也随之确定，与电路过去的状态无关。的值也随之确定，与电路过去的状态无关。此为组合逻辑电路。此为组合逻辑电路。ABCICOS组合逻辑电路中不包含有记忆性的元件，在结构上不组合逻辑电路中不包含有记忆性的元件，在结构上不存在输出到输入的反馈通路。存在输出到输入的反馈通路。4二、组合逻辑电路逻辑功能的描述二、组合逻辑电路逻辑功能的描述组合逻辑组合逻辑电路电路A1A2.AnF1F2.Fm框图：框图：逻辑式：逻辑式：结构特点：组合逻辑电路中无存储单元。结构特点：组合逻辑电路中无存储单元。54.2 组合逻辑电路的分析方法和设计方法组合逻辑电路的分析方法和设计方法4.2.1 组合逻辑电路的分析方法组合逻辑电路的分析方法分析：分析：给出逻辑图，分析输出与输入之间的逻辑关系。给出逻辑图，分析输出与输入之间的逻辑关系。步骤：步骤：1.根据逻辑图，根据逻辑图，写出逻辑表达式；写出逻辑表达式；2.化简逻辑式化简逻辑式，以使逻辑关系简单明了；，以使逻辑关系简单明了；3.根据逻辑式，根据逻辑式，列出真值表，分析逻辑功能；列出真值表，分析逻辑功能；6例：试分析图示电路的逻辑功能，指出该电路的用途。例：试分析图示电路的逻辑功能，指出该电路的用途。解：解：1.根据逻辑图写出逻辑式根据逻辑图写出逻辑式Y2DCBAY1Y07功能分析：功能分析：当当D、C、B、A表示表示的二进制数小于或等于的二进制数小于或等于5时，时，Y0为为1，当这个二进制数在，当这个二进制数在6和和10之间之间时时Y1为为1，当这个二进制数大于或，当这个二进制数大于或等于等于11时时Y2为为1。故这是一个判别输入的故这是一个判别输入的4位二进制位二进制数数值范围的电路。数数值范围的电路。2.列出真值表列出真值表84.2.2 组合逻辑电路的设计方法组合逻辑电路的设计方法设计：设计：给出逻辑问题，设计逻辑电路给出逻辑问题，设计逻辑电路步骤：步骤：一、进行逻辑抽象一、进行逻辑抽象分析事件的因果关系，确定输入变量和输出变量。分析事件的因果关系，确定输入变量和输出变量。定义逻辑状态的含义。定义逻辑状态的含义。列出真值表。列出真值表。二、写出逻辑式二、写出逻辑式三、选定器件类型三、选定器件类型门电路门电路 小规模集成电路小规模集成电路 SSI数据选择器、译码器、加法器数据选择器、译码器、加法器 中规模集成电路中规模集成电路 MSI可编程逻辑器件可编程逻辑器件PLD 大规模集成电路大规模集成电路 LSI9四、将逻辑函数式化简或变换成适当的形式四、将逻辑函数式化简或变换成适当的形式SSI化简化简MSI变换变换LSI变换变换五、画出逻辑图五、画出逻辑图逻辑逻辑问题问题逻辑逻辑真值表真值表逻辑逻辑函数式函数式选定器选定器件类型件类型将函数将函数式化简式化简逻辑逻辑电路图电路图将函数将函数式变换式变换逻辑逻辑电路图电路图用门电路用门电路用用MSI组合组合电路或电路或PLD六、工艺设计六、工艺设计10例：设计一个监视交通信号灯的逻辑电路，每一组信号灯由红、例：设计一个监视交通信号灯的逻辑电路，每一组信号灯由红、黄、绿三盏灯组成，正常工作情况下，任何时刻必有一盏灯亮，黄、绿三盏灯组成，正常工作情况下，任何时刻必有一盏灯亮，而且只允许有一盏灯点亮。而当出现其它五种点亮状态时，电路而且只允许有一盏灯点亮。而当出现其它五种点亮状态时，电路发生故障，这时要求发出故障信号，以提醒维护人员前去修理。发生故障，这时要求发出故障信号，以提醒维护人员前去修理。解：解：一、逻辑抽象一、逻辑抽象确定输入输出变量确定输入输出变量输入变量：三盏灯的状态，用输入变量：三盏灯的状态，用R、A、G表示表示输出变量：故障信号，用输出变量：故障信号，用Z表示表示定义逻辑状态的含义定义逻辑状态的含义灯亮为灯亮为1，不亮为，不亮为0；发生故障为发生故障为1，无故障为，无故障为011真值表真值表二、写出逻辑式二、写出逻辑式三、选定器件为三、选定器件为SSI四、化简四、化简用卡诺图化简用卡诺图化简RAG0100 01 11 10五、画逻辑图五、画逻辑图RAGZ12若要求用若要求用与非门与非门实现，则需将逻辑式转换为实现，则需将逻辑式转换为与非与非与非与非式。式。复习方法：两次求反，用摩根定理复习方法：两次求反，用摩根定理逻辑图见右图。逻辑图见右图。若要求用若要求用与或非门与或非门实现，则需将逻辑式转换为实现，则需将逻辑式转换为与或非与或非式。式。复习方法：先化为最小项之和的形式，再利用复习方法：先化为最小项之和的形式，再利用RAGZ13逻辑图见右图。逻辑图见右图。方法二：合并卡诺图中的方法二：合并卡诺图中的0，然后求反，然后求反RAG0100 01 11 10RAGZ1415uTTL与非门的外形与非门的外形双列直插式双列直插式74LS00四四2输入与非门输入与非门74LS20二二4输入与非门输入与非门1234561413121110987&161 1 0 11 0 0 1+举例：举例：A=1101,B=1001,计算计算A+B011010011二进制加法运算二进制加法运算4.3 若干常用的组合逻辑电路若干常用的组合逻辑电路4.3.4 加法器（加法器（Adder）17加法运算的基本规则加法运算的基本规则：（1）逢二进一。）逢二进一。（2）最低位是两个数最低位的相加，不需考虑）最低位是两个数最低位的相加，不需考虑进位。进位。（3）其余各位都是三个数相加，包括加数、被）其余各位都是三个数相加，包括加数、被加数和低位来的进位。加数和低位来的进位。（4）任何位相加都产生两个结果：本位和、向）任何位相加都产生两个结果：本位和、向高位的进位。高位的进位。18加数加数本位本位的和的和向高向高位的位的进位进位一、一、1位加法器位加法器1.半加器半加器(完成完成2个个1位二进制数相加，不考虑低位来的进位位二进制数相加，不考虑低位来的进位)AiBiSiCi+1半加器逻辑图半加器逻辑图 COAiBiSiCi+1半加器逻辑符号半加器逻辑符号19Ai-加数；加数；Bi-被加数；被加数；Ci-低位的进位；低位的进位；Si-本位和；本位和；Ci+1-进位。进位。AiBiCiSiCi+10000000110010100110110010101011100111111逻逻辑辑状状态态表表2.全加器全加器(完成完成2个个1位二进制数相加，考虑低位来的进位位二进制数相加，考虑低位来的进位)20半加和半加和所以：所以：21全加器逻辑图全加器逻辑图逻辑符号逻辑符号AiBiCiSiCi+1 CICOSiAiBiCiCi+1CS CO CO22 全加器全加器74LS183的管脚图的管脚图11474LS1831an1bn1cn1cn+11sn2cn2cn+12sn2an2bnUccGND双全加器双全加器23二、多位加法器二、多位加法器功能：功能：实现多位二进制数的相加实现多位二进制数的相加例：例：A3A2A1A0+B3B2B1B0=COS3S2S1S00101+1101=100101.串行进位加法器串行进位加法器CI A B COCI A B COCI A B COCI A B COA0 B0A1 B1A2 B2A3 B3COS0S3S1S2原理：原理：先进行最低位先进行最低位A0B0的加法，得出的加法，得出S0和和CO0，CO0送到送到 第二个加法器的第二个加法器的CI端，进行端，进行A1B1的加法，以此类推。的加法，以此类推。24特点：特点：电路简单，连接方便。电路简单，连接方便。速度慢速度慢。（因为每一位的运算都要。（因为每一位的运算都要等到低一位运算完，才能进行，因此又称串行进位加法器）等到低一位运算完，才能进行，因此又称串行进位加法器）2.超前进位加法器超前进位加法器串行速度慢的原因是因为要先算出前级的进位，才能进行后级串行速度慢的原因是因为要先算出前级的进位，才能进行后级的计算，那么能不能在一开始就事先知道每一级的进位呢的计算，那么能不能在一开始就事先知道每一级的进位呢?CI1 A0 B0 CI0CI2 A1 B1 CI1A1 B1 A0 B0 CI0CI3 A2 B2 CI2A2 B2 A1 B1 A0 B0 CI0CI4 A3 B3 CI3A3 B3 A2 B2 A1 B1 A0 B0 CI0任一级的进位任一级的进位CIi都可以由都可以由A0 Ai-1，B0 Bi-1，CI0决定决定即即CIi是是A0 Ai-1，B0 Bi-1，CI0的函数，只要的函数，只要A0 Ai-1，B0 Bi-1，CI0确定，则确定，则CIi即可求出即可求出此即超前进位的理论依据此即超前进位的理论依据A3 A2 A1 A0+B3 B2 B1 B0S3S1S0S2CI3CI1CI2CI4COCI0254位超前进位加法器位超前进位加法器74283 A3A2A1A0B3B2B1B0C0S3S2S1S0C474283注：注：和数信号和进位信号是同时产生的，和数信号和进位信号是同时产生的，不必逐级传输，速度快不必逐级传输，速度快运算时间的缩短是以增加电路的复运算时间的缩短是以增加电路的复杂程度换得的，杂程度换得的，i越大，越大，CIi的电路的电路越复杂。越复杂。26加法器的级连加法器的级连集集成成二二进进制制4位位超超前前进进位位加加法法器器扩展应用扩展应用27用加法器设计组合电路用加法器设计组合电路当组合电路的输出等于输入变量与常量或变量之和时，可用加法器实现当组合电路的输出等于输入变量与常量或变量之和时，可用加法器实现例：设计一个代码转换电路，例：设计一个代码转换电路，将将8421BCD码转成余码转成余3码码解：分析题意得真值表解：分析题意得真值表 DCBA Y3Y2Y1Y0(8421码码)(余余3码码)0000 0011 0001 0100 0010 0101 1001 1100 其它其它 可以看出，可以看出，Y3Y2Y1Y0=DCBA+0011用用4位加法器即可实现位加法器即可实现A3A2A1A0B3B2B1B0CICO74LS283DCBA01S3S2S1S0Y3Y2Y1Y028 用二进制全加器将两个用二进制全加器将两个8421BCD码相加时，码相加时，其和是其和是二进制码二进制码。当和数。当和数小于等于小于等于9时，时，842lBCD码与二进制码相同。但当和数大于码与二进制码相同。但当和数大于9时，时，8421BCD码产生进位码产生进位(逢十进一逢十进一)，而，而二进制码二进制码是是逢逢16进进1，所以用二进制全加器对两个，所以用二进制全加器对两个842lBCD码相加后，需要将二进制表示的和数码相加后，需要将二进制表示的和数转换转换 成成8421BCD。2 2）加法器的应用：用）加法器的应用：用283283实现实现1 1位位8421BCD8421BCD的加法运算的加法运算292 2）加法器的应用：用）加法器的应用：用283283实现实现1 1位位8421BCD8421BCD的加法运算的加法运算 结论：结论：当和当和N10 9，即二进制数，即二进制数(1001)2时，二进制码与时，二进制码与BCD码相同；码相同；当和当和N10 10，即二进制，即二进制数数(1010)2时，个位的时，个位的BCD码要进行码要进行6调整，有进位时，调整，有进位时，构成十位上的运算数据。构成十位上的运算数据。例:8+9=17 1 0 0 0+)1 0 0 1 1 0 0 0 1 有进位有进位6+)0 1 1 01 0 1 1 1例:7+6=13 0 1 1 1+)0 1 1 0 1 1 0 1 +)0 1 1 01 0 0 1 1构成十位上构成十位上的运算数据的运算数据8421码运算举例码运算举例:冗余码冗余码6构成十位上构成十位上的运算数据的运算数据用校正电路判断是否用校正电路判断是否需要调整并进行校正需要调整并进行校正30 十进制数十进制数018的几种代码表示的几种代码表示十进制数十进制数二进制码二进制码8421BCD码码N10C4 S3 S2 S1 S0DC D8 D4 D2 D101234567891011121314151617180 0 0 0 00 0 0 0 10 0 0 1 00 0 0 1 10 0 1 0 00 0 1 0 10 0 1 1 00 0 1 1 10 1 0 0 00 1 0 0 10 1 0 1 00 1 0 1 10 1 1 0 00 1 1 0 10 1 1 1 00 1 1 1 11 0 0 0 01 0 0 0 11 0 0 1 00 0 0 0 00 0 0 0 10 0 0 1 00 0 0 1 10 0 1 0 00 0 1 0 10 0 1 1 00 0 1 1 10 1 0 0 00 1 0 0 11 0 0 0 01 0 0 0 11 0 0 1 01 0 0 1 11 0 1 0 01 0 1 0 11 0 1 1 01 0 1 1 11 1 0 0 0结果需要调整，其调结果需要调整，其调整条件为：整条件为：DC=C4+S3S2+S3S12个个1位位8421BCD的加法运算，的加法运算，最大数为最大数为1001100110010调整后调整后调整前调整前1)当当DC=1时，应加时，应加6(0110)即得到正确的即得到正确的BCD结果；同时，结果；同时，DC 也是结果也是结果BCD的进位的进位输出。输出。BCDBCD码相加，其和的二进制码。码相加，其和的二进制码。31A3A2A1A0B3B2B1B0CICO74283S3S2S1S0S3S2S1S0A3A2A1A0B3B2B1B0CICO74283S3S2S1S0S3S2S1S0A3A2A1A0B3B2B1B0COCO完成二进制数相加操作完成二进制数相加操作完成和的修正操作完成和的修正操作用两片用两片4位二进制加法器位二进制加法器74LS283构成构成8421 BCD码加法码加法电路。电路。判断是否大于判断是否大于932补充：二进制减法运算补充：二进制减法运算在数字系统中，二进制减法运算通常变为补码加法在数字系统中，二进制减法运算通常变为补码加法运算。运算。符号数的减法运算规则：符号数的减法运算规则：v被减数为补码；被减数为补码；v对减数进行对减数进行所有位（包括符号位）的求补运算所有位（包括符号位）的求补运算；v所得的结果再和被减数相加，忽略最后产生的进所得的结果再和被减数相加，忽略最后产生的进位，就可以得到差。位，就可以得到差。v差也是补码的形式。差也是补码的形式。33Example:00001000（+8）-00000011（+3）00000011带符号求补的结果为：带符号求补的结果为：111111010 0 0 0 1 0 0 0+1 1 1 1 1 1 0 11 0 0 0 0 0 1 0 1Example:00001100（+12）-11110111（-9）11110111带符号求补的结果为：带符号求补的结果为：000010010 0 0 0 1 1 0 0+0 0 0 0 1 0 0 10 0 0 1 0 1 0 134二进制减法运算二进制减法运算在数字系统中，二进制减法运算通常变为补码加法运算。在数字系统中，二进制减法运算通常变为补码加法运算。A-B原原=A-B补补 补补=A 补补+-B补补 补补通过求反运算完成求补运算。通过求反运算完成求补运算。求反电路：利用异或门实现求反电路：利用异或门实现因为：因为：A3 A2 A1 A0MF3 F2 F1 F0M=0时输出与输入相同时输出与输入相同M=1时输出为输入的反码。时输出为输入的反码。35用用74LS283构成的二进制减法电路构成的二进制减法电路验证验证：(+3)(+4),(+3)(-4),(-3)(+4),(-3)(-4)A补补B补补A补补+B补补+1A补补+-B补补A补补+-B补补补补A-B原原36Y3Y2Y1Y0=P3P2P1P0-Q3Q2Q1Q0=P3P2P1P0+Q3Q2Q1Q0补补 =P3P2P1P0+Q3Q2Q1Q0+1 M 输出输出 0 Z=Q 1 Z=Q减一个数等于加这个数的补码，补码等于反码减一个数等于加这个数的补码，补码等于反码+1，故，故M=0，相加，相加，Y3Y2Y1Y0=P3P2P1P0+Q3Q2Q1Q0M=1，相减，相减，Y3Y2Y1Y0=P3P2P1P0-Q3Q2Q1Q0引进中间变量引进中间变量Z解：解：A3A2A1A0B3B2B1B0CICO74LS283S3S2S1S0Y3Y2Y1Y0Q3Q2Q1Q0=1=1=1=1MP3P2P1P0Z3Z2Z1Z0试用试用4位并行加法器位并行加法器74LS283设计一个加设计一个加/减运算电路。当控制减运算电路。当控制信号信号M=0时它将两个输入的时它将两个输入的4位二进制数相加，而位二进制数相加，而M=1时它将两个时它将两个输入的输入的4位二进制数相减。允许附加必要的门电路。位二进制数相减。允许附加必要的门电路。374.3.1 编码器（编码器（Encoder）编码器的功能：编码器的功能：把输入的每一个高（或低）电平信号编成一个把输入的每一个高（或低）电平信号编成一个对应的二进制代码。对应的二进制代码。编码的意义编码的意义微微处处理理器器编编码码器器键盘信号键盘信号编码输出编码输出.用文字、符号或数码表示特定对象的过程称为用文字、符号或数码表示特定对象的过程称为编码编码。在数字系统中用若干位二进制代码表示有关的信号。在数字系统中用若干位二进制代码表示有关的信号。实现编码操作的数字电路就是实现编码操作的数字电路就是编码器编码器。如计算机的。如计算机的111键盘。键盘。38分类：分类：输出输出功能功能二进制编码器二进制编码器 输入输入2n个信号，输出个信号，输出n位代码位代码二二 十进制编码器十进制编码器 10个信号输入，个信号输入，BCD码输出码输出普通编码器普通编码器 输入间有约束输入间有约束优先编码器优先编码器 按优先级别高低编码按优先级别高低编码代表09十个数字39一、二进制普通编码器一、二进制普通编码器特点：特点：任一时刻只允许输入一个有效编码信号，否则输出发生混乱任一时刻只允许输入一个有效编码信号，否则输出发生混乱功能：功能：当当I0=1，其它为，其它为0时，输出时，输出Y1Y0=00当当I1=1，其它为，其它为0时，输出时，输出Y1Y0=01 当当I2=1，其它为，其它为0时，输出时，输出Y1Y0=10当当I3=1，其它为，其它为0时，输出时，输出Y1Y0=11例：例：2位二进制普通编码器（位二进制普通编码器（4线线2线编码器）线编码器）4线线-2线线Y0Y1I0I1I2I340真值表：真值表：其它的含义其它的含义：任意时刻只允许输入：任意时刻只允许输入一个有效编码信号，即其它的情况一个有效编码信号，即其它的情况是不允许出现的，对应的最小项为是不允许出现的，对应的最小项为约束项，故对应的输出为约束项，故对应的输出为。用卡诺图化简用卡诺图化简I0I1I2I300011110 00 01 11 10I0I1I2I300011110 00 01 11 1041逻辑电路：逻辑电路：I2I3I1Y1Y08线线3线编码器线编码器功能：功能：当当I0=1，其它为，其它为0时，输出时，输出Y2Y1Y0=000当当I1=1，其它为，其它为0时，输出时，输出Y2Y1Y0=001当当I7=1，其它为，其它为0时，输出时，输出Y2Y1Y0=111I7Y2Y0Y1I0I1I2I3I4I5I68线线|3线线编编码码器器42真值表：真值表：用卡诺图化简，得：用卡诺图化简，得：43逻辑电路：逻辑电路：普通编码器的普通编码器的局限性局限性：任一时刻只允许输入一个有效编码任一时刻只允许输入一个有效编码信号，否则输出将发生混乱。信号，否则输出将发生混乱。例：例：I3、I5同时输入同时输入1、1，则：则：Y2Y1Y0=111 与与I7的编码混淆。的编码混淆。I1 I2 I3 I4 I5 I6 I7Y2Y1Y04474HC148Y2Y1Y0YSYEXSI0I1I2I3I4I5I6I7二、二进制优先编码器（二、二进制优先编码器（Binary Priority Encoder）特点：特点：允许同时输入几个编码信号，编码器只对优先级别高的输入允许同时输入几个编码信号，编码器只对优先级别高的输入进行编码。进行编码。例：例：83线优先编码器线优先编码器74HC148级别：级别：I7最高最高I0最低最低如如I7、I5 同时有效，则输出同时有效，则输出I7 编码编码如如I5、I4、I2同时有效，则输出同时有效，则输出I5 的的编码。编码。控制功能：控制功能：利用利用S、YS、YEX可实现级联扩展功能。可实现级联扩展功能。基本功能：基本功能：允许同时输入几个信号，允许同时输入几个信号，但对级别最高的输入编码。但对级别最高的输入编码。45结论：实现结论：实现了优先编码了优先编码的功能。的功能。1.基本功能基本功能工作原理分析：工作原理分析：74HC148的真值表的真值表：注意：输入低电平有效，输出是二进制反码，故符号中带圈。注意：输入低电平有效，输出是二进制反码，故符号中带圈。462.控制功能控制功能 为为选通输出端选通输出端 为为选通输入端选通输入端 当当 时，编码器才能正常工作。时，编码器才能正常工作。当当 时，输出被锁定在时，输出被锁定在111。只有当只有当 ，且，且 时，时，故故 表示，表示，“电路工作，但无编码信号输入电路工作，但无编码信号输入”。为为扩展端扩展端 只要只要 有一个为有一个为0，且，且 时，时，故故 表示，表示，“电路工作，而且有编码信号输入电路工作，而且有编码信号输入”。47例：用两片例：用两片74HC148接成接成16线线4线编码器，将线编码器，将A0A1516个低电平个低电平输入信号编为输入信号编为 00001111 16个个4位二进制代码。其中位二进制代码。其中A15的优先权的优先权最高最高,A0的优先权最低。的优先权最低。解：根据题意，该编码器输入信号与编码输出的关系如下：解：根据题意，该编码器输入信号与编码输出的关系如下：，1 1 1 1，0 1 1 1，0 1 0 1，1 1 0 1，1 1 1 0，1 0 0 0，0 1 1 0，0 0 0 0.Z3Z2Z1Z0Z0Z2Z1Z3A15A0A6A7A8A14.16线线4线编码器线编码器48因原码输出，故因原码输出，故输出应反相，并将两片的输出相或，输出应反相，并将两片的输出相或，作低位输出。作低位输出。每片只有每片只有8个输入，个输入，故故16个输入分别接个输入分别接2片。片。第第1片优先级高，只有当片优先级高，只有当 A15A8均无信号输入时，均无信号输入时，第第2片才能工作，片才能工作，故将第故将第 1片的片的 接第接第2片片 的的 。当对当对A15A8编码时，最编码时，最 高位输出应为高位输出应为1，当对，当对A7 A0编码时编码时，最高位输出最高位输出 应为应为0，故可用第，故可用第1片的片的YEX作最高位编码输出。作最高位编码输出。第第1片的片的S端接端接0，表示第表示第1片始终正常工作片始终正常工作。74HC148 (1)74HC148 (2)Z3Z2Z1Z049先非后或等于先与后非先非后或等于先与后非 74HC148 (1)74HC148 (2)Z3Z2Z1Z050三、二三、二-十进制优先编码器十进制优先编码器二二十进制优先编码器十进制优先编码器74HC147，输入低电平有效，反码输出。，输入低电平有效，反码输出。74HC147Y3Y2Y1Y0I1I2I3I4I5I6I7I8I9真值表见表（真值表见表（P173）。）。自学自学二二-十进制编码器是将代表十进制数的十进制编码器是将代表十进制数的10个输入信号分个输入信号分别编制成对应的别编制成对应的BCD代码输出的电路。代码输出的电路。5174HC147I1I4I5I6I7I8I9I2I3S0 S1 S2 S3 S4 S5 S6 S7 S8 S9 0 1 2 3 4 5 6 7 8 91k*10+5vY3Y2Y1Y0Y3Y2Y1Y0十键十键8421码编码器的逻辑图码编码器的逻辑图52 二进制译码器二进制译码器 2/4线，线，3/8线，线，4/16线等线等 二二-十进制译码器十进制译码器 8421BCD/十，余十，余3/十，格雷码十，格雷码/十等十等 显示译码器显示译码器 驱动显示器件驱动显示器件译码译码编码逆过程，将二进制代码的原意编码逆过程，将二进制代码的原意“翻译翻译”出来，还原成原特定含义的信息。即每组代码出来，还原成原特定含义的信息。即每组代码 有一个相应输出端为有效（有一个相应输出端为有效（高高/低）低）电平，其余电平，其余 输出端为无效（输出端为无效（低低/高）高）电平。电平。分类分类按功能不同，分为按功能不同，分为:4.3.2 译码器（译码器（Decoder）译码译码是将每个输入的二进制代码译成对应的输出高、低电平信号是将每个输入的二进制代码译成对应的输出高、低电平信号53一、二进制译码器一、二进制译码器例：例：3-8线译码器线译码器功能：功能：当当A2A1A0=000时，时，Y0=1，其它为，其它为0当当A2A1A0=001时，时，Y1=1，其它为，其它为0当当A2A1A0=010时，时，Y2=1，其它为，其它为0当当A2A1A0=111时，时，Y7=1，其它为，其它为0A2A0A1Y7Y0Y1Y2Y3Y4Y5Y63线线|8线线译译码码器器将将n种输入的组合（种输入的组合（n位二进制代码）译成位二进制代码）译成2n种电路种电路状态（高低电平信号）。也叫状态（高低电平信号）。也叫n-2n线译码器。线译码器。集成二进制译码器集成二进制译码器 双双2/4译码器译码器 74HC139 CD4556 3/8译码器译码器 74HC138 4/16译码器译码器 74HC15454例：例：3-8线译码器线译码器74HC138基本功能：基本功能：注意：输出低电平有效注意：输出低电平有效扩展功能：扩展功能：74LS138 A0 A1 A2 S1 S2 S3 利用控制端利用控制端S1、S2、S3实现级联功能实现级联功能当当A2A1A0=000时，时，Y0=0，其它为，其它为1当当A2A1A0=001时，时，Y1=0，其它为，其它为1当当A2A1A0=010时，时，Y2=0，其它为，其它为1当当A2A1A0=111时，时，Y7=0，其它为，其它为1.55功能分析：功能分析：.74HC138的真值表的真值表m0 m7为为A2A1A0的的8个最小项个最小项说明说明 译码器是多输入、多输出组合逻辑电路，译码器是多输入、多输出组合逻辑电路，每个输出对应一个每个输出对应一个n变量最小项变量最小项也称也称 最小项发生器最小项发生器。56扩展功能：扩展功能：片选功能片选功能级联扩展级联扩展当当S1=1，S2=0，S3=0时，译码器处于工作状态；时，译码器处于工作状态；选中选中否则否则，所有输出均锁定在高电平；，所有输出均锁定在高电平；未选中未选中例：用两片例：用两片74HC138组成一个组成一个4-16线译码器，将输入的线译码器，将输入的4位二进制代位二进制代码码D3D2D1D0的十六种状态译成十六个独立的低电平信号的十六种状态译成十六个独立的低电平信号 Z0 Z15解：解：分析题意即要求实现图示功能：分析题意即要求实现图示功能：4-16线译码线译码 D3 D2 D1 D0.57用真值表表示即：用真值表表示即：两片共两片共16个输出作输出个输出作输出Z0 Z15两片的两片的A0、A1、A2分别相连作低位输入分别相连作低位输入D0、D1、D2高位输入高位输入D3怎么办？怎么办？故可将故可将D3接第接第(1)片的片的 S2、S3，D3接第接第(2)片片 的的S1 D3D2D1D0 输出输出 0000 Z0=0 0001 Z1=0 0111 Z7=0 1000 Z8=0 1001 Z9=0 1111 Z15=0+5VD3D2D1D0 74HC138(1)A0 A1 A2 S1 S2 S3 74HC138(2)A0 A1 A2 S1 S2 S3 Z0Z7Z8Z15.从真值表看出：当从真值表看出：当D3=0时，时，Z0Z7有输出；当有输出；当D3=1时，时，Z8Z15有输出有输出实现方法：实现方法：58验证：验证：+5VD3D2D1D0 74HC138(1)A0 A1 A2 S1 S2 S3 74HC138(2)A0 A1 A2 S1 S2 S3 Z0Z7Z8Z15.当当D3D2D1D0=0000时，时，(1)工作，工作，Z0=0当当D3D2D1D0=0001时，时，(1)工作，工作，Z1=0当当D3D2D1D0=0111时，时，(1)工作，工作，Z7=0.当当D3D2D1D0=1000时，时，(2)工作，工作，Z8=0当当D3D2D1D0=1001时，时，(2)工作，工作，Z9=0当当D3D2D1D0=1111时，时，(2)工作，工作，Z15=0.5974HC138(2)A2A0A1S1S2S3Y7Y6Y5Y4Y3Y2Y1Y074HC138(1)A2A0A1S1S2S3Y7Y6Y5Y4Y3Y2Y1Y0D3D2D1D0D3D2D1D0=00000111D3D2D1D0=10001111Z7 Z6 Z5 Z4 Z3 Z2 Z1 Z0Z15 Z14Z13Z12Z11Z10 Z9 Z8另一种接法：另一种接法：60例：用例：用4片片74HC138组成一个组成一个5-32线译码器，将输入的线译码器，将输入的5位二进制代位二进制代码码D4D3D2D1D0的的32种状态译成种状态译成32个独立的低电平信号个独立的低电平信号Z0 Z31。解：解：分析题意即要求实现图示功能：分析题意即要求实现图示功能：5-32线译码线译码 D4D3 D2 D1 D0.用真值表表示即：用真值表表示即：D4D3D2D1D0 输出输出 00000 Z0=0 00111 Z7=0 01000 Z8=0 01111 Z15=0 10000 Z16=0 10111 Z23=0 11000 Z24=0 11111 Z31=061四片共四片共32个输出作输出个输出作输出Z0 Z31四片的四片的A0、A1、A2分别相连作低位输入分别相连作低位输入D0、D1、D2 实现方法实现方法高位输入的设计高位输入的设计故可将故可将D4D3接接24线译码器，译码器输线译码器，译码器输 出接各片出接各片S1D2D1D074HC138(1)A0 A1 A2 S1 S2 S3 74HC138(2)A0 A1 A2 S1 S2 S3 74HC138(3)A0 A1 A2 S1 S2 S3 A0 A1 A2 S1 S2 S3 74HC138(4)Z0Z7Z8Z15.Z16Z23Z24Z31.D4D3从真值表看出：从真值表看出：D4D3与各片与各片S1的关系如表，的关系如表，此为译码关系。此为译码关系。A1A0Y3Y2Y1Y06274HC139管脚图管脚图一片一片74HC139中含两个中含两个2-4线译码器线译码器6374HC139的的功能表功能表“”表示低电平有效。表示低电平有效。64二、二二、二-十进制译码器（又称十进制译码器（又称4线线-10线译码器）线译码器）将输入将输入BCD码的十个代码译成十个高、低电平信号码的十个代码译成十个高、低电平信号例：二例：二十进制译码器十进制译码器74HC42，输出低电平有效。，输出低电平有效。自学自学74HC42A3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7Y8Y9真值表见表（真值表见表（P178）65二二-十进十进制编码制编码显示译显示译码器码器显示显示器件器件 在数字系统中，常常需要将运算结果在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用用人们习惯的十进制显示出来，这就要用到到显示译码器显示译码器。8421码码数码显示器件数码显示器件半导体数码管半导体数码管荧光数码管荧光数码管辉光数码管辉光数码管液晶显示器液晶显示器三、显示译码器三、显示译码器661.七段数码管（简称七段数码管（简称LED）abcdefg12345109876D.P七段发光二极管七段发光二极管例：当例：当a、b、g、e、d段段发光，其它段不发光时，发光，其它段不发光时，显示显示2内部结构内部结构7 10 9 8 5 4 2 3 a b c d e f g1,6D.P公共阴极公共阴极共阴极（例共阴极（例BS201A）使用时，使用时，公共阴极接地公共阴极接地，各阳极接控制信号各阳极接控制信号，当控制信号，当控制信号为高电平，发光，低电平时不发光。为高电平，发光，低电平时不发光。有时需接限流电阻有时需接限流电阻。BS201A67共阳极（例共阳极（例BS204A）使用时，使用时，公共阳极接高电平公共阳极接高电平，各阴极接控制信号各阴极接控制信号，当控制信号，当控制信号为低电平时，发光，高电平时不发光。为低电平时，发光，高电平时不发光。a b c d e f gD.P公共阳极公共阳极68七段显示译码表七段显示译码表abcdfg A3 A2 A1 A0 a b c d e f g 0 0 0 0 1 1 1 1 1 1 0 0 0 0 1 0 1 1 0 0 0 0 0 1 0 0 0 1 1 0 0 1 1e（共阴极接法）（共阴极接法）0 1 0 1 1 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0 0 1 0 0 0 1 1 1 1 1 1 0 0 1 0 0 1 0 1 1 0 1 1 0 1 1 0 0 0 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 0 1 10912345678692.BCD七段显示译码器七段显示译码器BCD七段显示译码器能将七段显示译码器能将8421BCD码译成码译成能够控制七段显示器显示数字的输出信号。能够控制七段显示器显示数字的输出信号。基本功能基本功能：真值表见表（：真值表见表（P182）A3A2A1A0LTBI/RBORBIYaYbYcYdYeYfYg7448例：例：7448A3A2A1A0=0001时，时，YbYc=11，其它为，其它为0，可控制共阴极数码管显示可控制共阴极数码管显示1A3A2A1A0=1001时，时，YaYbYcYfYg=111111，YdYe=00，可控制共阴极数码管显示可控制共阴极数码管显示9.A3A2A1A0=0000时，时，YaYbYcYdYeYf=111111，Yg=0，可控制共阴极数码管显示可控制共阴极数码管显示0abcdefg12345109876D.P70扩展功能扩展功能A3A2A1A0LTBI/RBORBIYaYbYcYdYeYfYg7448abcdefg12345109876D.P灯测试：灯测试：当当LT=0时，不管