第6章 可编程逻辑器件(精品).ppt

第第6 6章章 可编程逻辑器件可编程逻辑器件6.1 6.1 可编程逻辑器件的基本原理可编程逻辑器件的基本原理6.2 6.2 可编程逻辑器件的设计技术可编程逻辑器件的设计技术6.3 6.3 可编程逻辑器件的编程与配置可编程逻辑器件的编程与配置1第第6 6章章 可编程逻辑器件可编程逻辑器件本章概要：本章介绍本章概要：本章介绍FPLA、PLA、GAL、EPLD和和FPGA等各等各种类型可编程逻辑器件的电路结构、工作原理和使用方法，并种类型可编程逻辑器件的电路结构、工作原理和使用方法，并介绍可编程逻辑器件的编程方法。介绍可编程逻辑器件的编程方法。知识要点：（知识要点：（1）可编程逻辑器件的分类。）可编程逻辑器件的分类。（2）可编程逻辑器件的结构及特性。）可编程逻辑器件的结构及特性。（3）可编程逻辑器件的编程方法。）可编程逻辑器件的编程方法。教学安排：本章教学安排教学安排：本章教学安排2学时。由于使用学时。由于使用EDA手段设计电路手段设计电路及系统时，可编程逻辑器件的编程下载完全由计算机自动完成。及系统时，可编程逻辑器件的编程下载完全由计算机自动完成。因此，本章学习的目的是让读者了解可编程逻辑器件的分类和因此，本章学习的目的是让读者了解可编程逻辑器件的分类和特性以及编程的初步知识。特性以及编程的初步知识。26.1 6.1 可编程逻辑器件的基本原理可编程逻辑器件的基本原理 PROM是是始始于于1970年年出出现现第第一一块块可可编编程程逻逻辑辑器器件件PLD（Programmable Logic Device），随随后后可可编编程程逻逻辑辑器器件件又又陆陆续续出出现现了了PLA、PAL、GAL、EPLD及及现现阶阶段段的的CPLD和和FPGA等等。可可编编程程逻逻辑辑器器件件的的出出现现，不不仅仅改改变变了了传传统统的的数数字字系系统统设设计计方方法法，而而且且促促进进了了EDA技技术术的的高高速速发发展展。EDA技技术术是是以以计计算算机机为为工工具具，代代替替人人去去完完成成数数字字系系统统设设计计中中各各种种复复杂杂的的逻逻辑辑综综合合、布布局局布布线线和和设设计计仿仿真真等等工工作作。设设计计者者只只需需用用硬硬件件描描述述语语言言完完成成对对系系统统功功能能的的描描述述，就就可可以以由由计计算算机机软软件件自自行行完完成成处处理理，得得到到设设计计结结果果。利利用用EDA工工具具进进行行设设计计，可可以以极极大大地地提提高高设计的效率。设计的效率。36.1.1 可编程逻辑器件的分类可编程逻辑器件的分类 可编程逻辑器件的密度分类可编程逻辑器件的密度分类低密度可编程逻辑低密度可编程逻辑器件器件(LDPLD)高密度可编程逻辑高密度可编程逻辑器件器件(HDPLD)可编程逻辑器件可编程逻辑器件(PLD)PROMPLAPALGALEPLDCPLDFPGA41 按集成密度分类按集成密度分类可编程逻辑器件从集成密度上可分为低密度可编程逻辑可编程逻辑器件从集成密度上可分为低密度可编程逻辑器件器件LDPLD和高密度可编程逻辑器件和高密度可编程逻辑器件HDPLD两类。两类。LDPLD 通常是指早期发展起来的、集成密度小于通常是指早期发展起来的、集成密度小于700门门/片左右的片左右的PLD如如ROM、PLA、PAL和和GAL等等。HDPLD包括可擦除可编程逻辑器件包括可擦除可编程逻辑器件EPLD（Erasable Programmable Logic Device）、复杂可编程逻辑器件）、复杂可编程逻辑器件CPLD（Complex PLD）和）和FPGA三种，其集成密度大于三种，其集成密度大于700门门/片。如片。如Altera公司的公司的EPM9560，其密度为，其密度为12000门门/片，片，Lattice公司的公司的pLSI/ispLSI3320为为14000门门/片等。目前集成片等。目前集成度最高的度最高的HDPLD可达可达25万门万门/片以上。片以上。52.按编程方式分类按编程方式分类可编程逻辑器件的编程方式分为两类：一次性编程可编程逻辑器件的编程方式分为两类：一次性编程OTP（One Time Programmable）器件和可多次编程）器件和可多次编程MTP（Many Time Programmable）器件。）器件。OTP器件是属于一次性使用的器件，只允许用户对器器件是属于一次性使用的器件，只允许用户对器件编程一次，编程后不能修改，其优点是可靠性与集成度高，件编程一次，编程后不能修改，其优点是可靠性与集成度高，抗干扰性强。抗干扰性强。MTP器件是属于可多次重复使用的器件，允许用户对器件是属于可多次重复使用的器件，允许用户对其进行多次编程、修改或设计，特别适合于系统样机的研制其进行多次编程、修改或设计，特别适合于系统样机的研制和初级设计者的使用。和初级设计者的使用。6 根根据据各各种种可可编编程程元元件件的的结结构构及及编编程程方方式式，可可编编程程逻逻辑辑器器件件通常又可以分为四类：通常又可以分为四类：采采用用一一次次性性编编程程的的熔熔丝丝（Fuse）或或反反熔熔丝丝（Antifuse）元元件的可编程器件，如件的可编程器件，如PROM、PAL和和EPLD等。等。采采用用紫紫外外线线擦擦除除、电电可可编编程程元元件件，即即采采用用EPROM、UVCMOS工艺结构的可多次编程器件。工艺结构的可多次编程器件。采采用用电电擦擦除除、电电可可编编程程元元件件。其其中中一一种种是是E2PROM，另另一一种种是是采采用用快快闪闪存存储储器器单单元元（Flash Memory）结结构构的的可可多多次次编编程器件。程器件。基基于于静静态态存存储储器器SRAM结结构构的的可可多多次次编编程程器器件件。目目前前多多数数FPGA是基于是基于SRAM结构的可编程器件。结构的可编程器件。73.按结构特点分类按结构特点分类 PLDPLD按结构特点分为阵列型按结构特点分为阵列型PLD和现场可编程门阵列型和现场可编程门阵列型FPGA两大类。两大类。阵阵列列型型PLD的的基基本本结结构构由由与与阵阵列列和和或或阵阵列列组组成成。简简单单PLDPLD（如如PROMPROM、PLAPLA、PALPAL和和GALGAL等等）、EPLDEPLD和和CPLDCPLD都都属属于于阵阵列列型型PLDPLD。现现场场可可编编程程门门阵阵列列型型FPGA具具有有门门阵阵列列的的结结构构形形式式，它它有有许许多多可可编编程程单单元元（或或称称逻逻辑辑功功能能块块）排排成成阵阵列列组组成成，称称为为单单元型元型PLD。86.2 6.2 可编程逻辑器件的设计技术可编程逻辑器件的设计技术 6.2.1 概概 述述 在在PLD没有出现之前，数字系统的传统设计往往采用没有出现之前，数字系统的传统设计往往采用“积木积木”式的方法进行，实质上是对电路板进行设计，通式的方法进行，实质上是对电路板进行设计，通过标准集成电路器件搭建成电路板来实现系统功能，即先过标准集成电路器件搭建成电路板来实现系统功能，即先由器件搭成电路板，再由电路板搭成系统。数字系统的由器件搭成电路板，再由电路板搭成系统。数字系统的“积木块积木块”就是具有固定功能的标准集成电路器件，如就是具有固定功能的标准集成电路器件，如TTL的的74/54系列、系列、CMOS的的4000/4500系列芯片和一些固定功能系列芯片和一些固定功能的大规模集成电路等，用户只能根据需要选择合适的集成的大规模集成电路等，用户只能根据需要选择合适的集成电路器件，并按照此种器件推荐的电路搭成系统并调试成电路器件，并按照此种器件推荐的电路搭成系统并调试成功。设计中，设计者没有灵活性可言，搭成的系统需要的功。设计中，设计者没有灵活性可言，搭成的系统需要的芯片种类多且数目大芯片种类多且数目大。9PLD的出现，给数字系统的传统设计法带来新的变革。的出现，给数字系统的传统设计法带来新的变革。采用采用PLD进行的数字系统设计，是基于芯片的设计或称之为进行的数字系统设计，是基于芯片的设计或称之为“自底向上自底向上”（Bottom-Up）的设计，它跟传统的积木式）的设计，它跟传统的积木式设计有本质的不同。它可以直接通过设计设计有本质的不同。它可以直接通过设计PLD芯片来实现数芯片来实现数字系统功能，将原来由电路板设计完成的大部分工作放在字系统功能，将原来由电路板设计完成的大部分工作放在PLD芯片的设计中进行。这种新的设计方法能够由设计者根芯片的设计中进行。这种新的设计方法能够由设计者根据实际情况和要求定义器件的内部逻辑关系和管脚，这样可据实际情况和要求定义器件的内部逻辑关系和管脚，这样可通过芯片设计实现多种数字系统功能，同时由于管脚定义的通过芯片设计实现多种数字系统功能，同时由于管脚定义的灵活性，不但大大减轻了系统设计的工作量和难度，提高了灵活性，不但大大减轻了系统设计的工作量和难度，提高了工作效率，而且还可以减少芯片数量，缩小系统体积，降低工作效率，而且还可以减少芯片数量，缩小系统体积，降低能源消耗，提高系统的稳定性和可靠性。能源消耗，提高系统的稳定性和可靠性。10 IEEE标准的标准的HDL（如（如VHDL 和和Verilog HDL）给）给PLD和和数字系统的设计带来了更新的设计方法和理念，产生了目前数字系统的设计带来了更新的设计方法和理念，产生了目前最常用的并称之为最常用的并称之为“自顶向下自顶向下”（Top-Down）的设计法。自）的设计法。自顶向下的设计采用功能分割的方法从顶向下逐次将设计内容顶向下的设计采用功能分割的方法从顶向下逐次将设计内容进行分块和细化。在设计过程中采用层次化和模块化将使系进行分块和细化。在设计过程中采用层次化和模块化将使系统设计变得简洁和方便，其基本设计思想如图统设计变得简洁和方便，其基本设计思想如图7.15所示。层所示。层次化设计是分层次、分模块地进行设计描述。描述器件总功次化设计是分层次、分模块地进行设计描述。描述器件总功能的模块放在最上层，称为顶层设计；描述器件某一部分功能的模块放在最上层，称为顶层设计；描述器件某一部分功能的模块放在下层，称为底层设计；底层模块还可以再向下能的模块放在下层，称为底层设计；底层模块还可以再向下分层，直至最后完成硬件电子系统电路的整体设计。分层，直至最后完成硬件电子系统电路的整体设计。11系统设计系统设计模块模块A A模块模块B B模块模块C C模模块块A1模模块块A2模模块块A3模模块块B1模模块块B2模模块块B3模模块块C1模模块块C2模模块块C3“自顶向下自顶向下”设计法示意图设计法示意图126.2.2 可编程逻辑器件的设计流程可编程逻辑器件的设计流程 可编程逻辑器件的设计流程包括设计准备、设计输入、设可编程逻辑器件的设计流程包括设计准备、设计输入、设计处理和器件编程四个步骤以及相应的功能仿真、时序仿真和计处理和器件编程四个步骤以及相应的功能仿真、时序仿真和器件测试三个设计验证过程。这个设计流程与第器件测试三个设计验证过程。这个设计流程与第1章章1.2节中叙节中叙述的述的EDA设计流程基本相同，这里不再重复。设计流程基本相同，这里不再重复。6.2.3 在系统可编程技术在系统可编程技术 在系统可编程（在系统可编程（In-System Programmable，简称，简称ISP）技）技术是术是20世纪世纪80年代末年代末Lattice公司首先提出的一种先进的编程公司首先提出的一种先进的编程技术。在系统可编程是指对器件、电路板或整个电子系统的技术。在系统可编程是指对器件、电路板或整个电子系统的逻辑功能可随时进行修改或重构的能力。支持逻辑功能可随时进行修改或重构的能力。支持ISP技术的可编技术的可编程逻辑器件称为在系统可编程器件（程逻辑器件称为在系统可编程器件（ISP-PLD），例如），例如Lattice公司生产的公司生产的ispLSI1000 ispLSI8000系列器件属于系列器件属于ISP-PLD。136.2.4 边界扫描技术边界扫描技术边界扫描测试边界扫描测试BST（Boundary-Scan Testing）是针）是针对器件密度及对器件密度及I/O口数增加，信号注入和测取难度越来越大而口数增加，信号注入和测取难度越来越大而提出的一种新的测试技术。它是由联合测试活动组织提出的一种新的测试技术。它是由联合测试活动组织JTAG提提出来的，而后出来的，而后IEEE对此制定了测试标准，称为对此制定了测试标准，称为IEEE 1149.1 标准。边界扫描测试技术主要解决芯片的测试问题。标准。边界扫描测试技术主要解决芯片的测试问题。146.3 6.3 可编程逻辑器件的编程与配置可编程逻辑器件的编程与配置 由于可编程逻辑器件具有在系统下载或重新配置功能，因由于可编程逻辑器件具有在系统下载或重新配置功能，因此在电路设计之前就可以把其焊接在印刷电路板上，并通过电此在电路设计之前就可以把其焊接在印刷电路板上，并通过电缆与计算机连接。在设计过程中，以下载编程或配置方式来改缆与计算机连接。在设计过程中，以下载编程或配置方式来改变可编程逻辑器件的内部逻辑关系，达到设计逻辑电路目的。变可编程逻辑器件的内部逻辑关系，达到设计逻辑电路目的。前前常常见见的的可可编编程程逻逻辑辑器器件件的的编编程程和和配配置置工工艺艺包包括括基基于于电电可可擦擦存存储储单单元元的的E2PROM或或Flash技技术术的的编编程程工工艺艺、基基于于SRAM查查找找表表的的编编程程单单元元的的编编程程工工艺艺和和基基于于反反熔熔丝丝编编程程单单元元的的编编程程工工艺艺三种。三种。156.3.1 CPLD的的ISP方式编程方式编程 ISP方方式式是是当当系系统统上上电电并并正正常常工工作作时时，计计算算机机就就可可以以通通过过CPLD器器件件拥拥有有的的ISP接接口口直直接接对对其其进进行行编编程程，器器件件被被编编程程后后立立即进入正常工作状态。即进入正常工作状态。CPLD的编程和的编程和FPGA的配置可以使用专用的编程设备，也的配置可以使用专用的编程设备，也可以使用下载电缆。例如用可以使用下载电缆。例如用Altera公司的公司的ByteBlaster（MV）并）并行下载电缆，将行下载电缆，将PC机的并行打印口与需要编程或配置的器件连机的并行打印口与需要编程或配置的器件连接起来，在接起来，在MAX+plusII工具软件的控制下，就可以对工具软件的控制下，就可以对Altera公公司的多种司的多种CPLD和和FPGA进行编程或配置。进行编程或配置。16 JTAG接接口口本本来来是是用用作作边边界界扫扫描描测测试试（BST）的的，把把它它用用作作编编程程接接口口则则可可以以省省去去专专用用的的编编程程接接口口，减减少少系系统统的的引引出出线。线。采采用用JATG模模式式对对CPLD编编程程下下载载的的连连线线如如图图所所示示。这这种种连线方式既可以对连线方式既可以对CPLD进行测试，也可以进行编程下载。进行测试，也可以进行编程下载。CPLD编程下载连线图编程下载连线图TCKTDOTMSTDIAlteraMAX7000系列器系列器件件GNDVCC241013591k 1k 1k 17 由于由于ISP器件具有串行编程方式，即菊花链结构，其特点器件具有串行编程方式，即菊花链结构，其特点是各片共用一套是各片共用一套ISP编程接口，每片的编程接口，每片的SDI输入端与前一片的输入端与前一片的SDO输出端相连，最前面一片的输出端相连，最前面一片的SDI端和最后一片的端和最后一片的SDO端端与与ISP编程口相连，构成一个类似移位寄存器的链形结构。因编程口相连，构成一个类似移位寄存器的链形结构。因此采用此采用JTAG模式可以对多个模式可以对多个CPLD器件进行器件进行ISP在系统编程，在系统编程，多多CPLD芯片芯片ISP编程下载的连线如图所示。编程下载的连线如图所示。多多CPLD编程下载连线图编程下载连线图GNDVCC241013591k 1k 1k TDOTDITCKTMSTDOTDITCKTMSTDOTDITCKTMSAltera的的MAX7000系列器件或其他系列器件或其他JTAG器件器件186.3.2 使用使用PC机的并口配置机的并口配置FPGA 基于基于SRAM LUT结构的结构的FPGA不属于不属于ISP器件，它是以在线器件，它是以在线可重配置方式可重配置方式ICR（In Circuit Reconfigurability）改变芯片内）改变芯片内部的结构来进行硬件验证。利用部的结构来进行硬件验证。利用FPGA进行电路设计时，可以通进行电路设计时，可以通过下载电缆与过下载电缆与PC机的并口连接，将设计文件编程下载到机的并口连接，将设计文件编程下载到FPGA中。中。使用使用PCPC机的并口通过机的并口通过ByteBlasterByteBlaster下载电缆对多个下载电缆对多个FPGAFPGA器件器件进行配置的电路连接如图进行配置的电路连接如图7.247.24所示。所示。19多多FPGA芯片配置连线图芯片配置连线图VCC241013591k 1k CONF_DONEnSTATUSDCLKnCEOMSEL1MSEL2nCEDATA0nCONFIGCONF_DONEnSTATUSDCLKnCEOMSEL1MSEL2nCEDATA0nCONFIG1k 1k 1k 206 本章小结本章小结 可编程逻辑器件(PLD)是20世纪80年代以后迅速发展起来的一种新型半导体数字集成电路，其最大特点是可以通过编程的方法设置其逻辑功能。本章重点在于介绍各种PLD在电路结构和性能上的特点，以及它们用来实现哪些逻辑功能，适用在哪些场合。到目前为止，已经开发的PLD有PLA、PAL、GAL、CPLD、EPLD、FPGA及ISP-PLD等几种类型。现场可编程门阵列FPGA和可编程逻辑阵列PAL是较早应用的两种PLD。FPGA具有更高的集成度、更强的逻辑实现能力和更好的设计灵活性。它有采用反熔丝开关元件控制结构，可一次编程，不能改写；也有采用SRAM或快闪存储器控制的开关元件控制结构，可重复编程。FPGA一般由可编程逻辑块CLB、叮编程I/O模块和可编程连接资源IR组成，和EPLD、CPCD结构较为类似。PLD设计有自底向上(Bottom-Up)式和自顶向下(TopDown)式等设计方法，其中Top-Down式是目前最为常用的设计方法。一个完整的PLD设计流程有设计准备、设计输入、设计处理、器件编程4个步骤和设计校验(功能仿真和时序仿真)、器件测试两种验证过程。在系统可编程ISP技术是目前PLD设计过程中较为常用的一种先进的编程技术，该技术支持对器件、电路板或整个电子系统的逻辑功能随时进行修改或重构。边界扫描测试技术用于解决芯片的测试问题，它是当前对芯片和集成电路测试检验最为有效的方法。216 思考题和习题思考题和习题 6.1 PLD的分类方法有哪几种?各有什么特征?6.2 PAL，GAL，EPLD，CPLD和FPGA有何共同处和不同之处?6.3有多少种PLD?它们属于PLD的哪一类?6.4 PLA和PAL在结构方面具有什区别?6.5 PLD常用的存储元件有哪几种?各有哪些特点？6.6试比较”积木”式、Bottom-Up式、Top-Down式3种数字系统设计方法的异同点。6.7如何看待在系统可编程技术和边界扫描测试技术?6.8”在系统可编程”技术是针对电路板和系统上的哪类元件编程的?6.9边界扫描测试技术用于解决什么问题?6.10 Altera公司的ByteBlaster的10芯接口有何用途?22再见！再见！23