数电第八章ok.ppt

第八章 可编程逻辑器件简介简介8-1 8-1 可编程逻辑器件可编程逻辑器件PLDPLD概述概述8-2 8-2 可编程阵列逻辑可编程阵列逻辑(PAL)(PAL)和通用阵列逻辑和通用阵列逻辑(GAL)(GAL)8-3 8-3 高密度可编程逻辑器件高密度可编程逻辑器件HDPLDHDPLD原理及应用原理及应用8-4 8-4 现场可编程门阵列现场可编程门阵列(FPGA)(FPGA)第八章 可编程逻辑器件连接线与点增多连接线与点增多抗干扰下降抗干扰下降传统的逻辑系统，当规模增大时传统的逻辑系统，当规模增大时 （SSI MSI)焊点多，可靠性下降焊点多，可靠性下降系统规模增加，成本升高系统规模增加，成本升高功耗增加功耗增加占用空间扩大占用空间扩大第八章 可编程逻辑器件半定制半定制标准单元标准单元（Standard Cell）门阵列门阵列（Gate Array）可编程逻辑器件可编程逻辑器件（Programmable Logic Device，PLD）近年来近年来PLDPLD从芯片密度、从芯片密度、速度等方面发展迅速，已成速度等方面发展迅速，已成为一个重要分支。为一个重要分支。专用集成电路（简称专用集成电路（简称ASIC）系统放在一个芯片内系统放在一个芯片内用户定制用户定制集成电路集成电路ASIC全定制（全定制（Full Custom Design IC）厂商直接做出。如：表芯厂商直接做出。如：表芯厂商做出半成品厂商做出半成品半定制（半定制（Semi-Custom Design IC）Application Specific Integrated Circuit第八章 可编程逻辑器件PLD是是70年代发展起来的新型逻辑器件，相继出现了年代发展起来的新型逻辑器件，相继出现了ROM、PROM、PLA、PAL、GAL、EPLD和和FPGA等，它门组成基本相似。等，它门组成基本相似。一、一、PLD的基本结构的基本结构与门与门阵列阵列或门或门阵列阵列乘积项乘积项和项和项PLD主体主体输入输入电路电路输入信号输入信号互补互补输入输入输出输出电路电路输出函数输出函数反馈输入信号反馈输入信号输出既可以是低电平有效，输出既可以是低电平有效，又可以是高电平有效。又可以是高电平有效。可由或阵列直接输出，可由或阵列直接输出，构成组合；构成组合；通过寄存器输出，通过寄存器输出，构成时序方式输出。构成时序方式输出。可直接可直接输出输出也可反馈到输入也可反馈到输入第八章 可编程逻辑器件二、二、PLDPLD的逻辑符号表示方法的逻辑符号表示方法1.输入缓冲器表示方法输入缓冲器表示方法AAA2.与门和或门的表示方法与门和或门的表示方法A B C DF1固定连接固定连接编程连接编程连接F1=ABCA B C DF2F2=B+C+DPLD具有较大的与或阵列，逻辑图的具有较大的与或阵列，逻辑图的画法与传统的画法有所不同画法与传统的画法有所不同第八章 可编程逻辑器件下图列出了连接的三种特殊情况下图列出了连接的三种特殊情况:1.输入全编程，输出为输入全编程，输出为0。2.也可简单地对应的与门中画叉，因此也可简单地对应的与门中画叉，因此E=0。3.乘积项与任何输入信号都没有接通，相当与门输出为乘积项与任何输入信号都没有接通，相当与门输出为1。注：注：F=1将导致关断其它乘积项的输出。将导致关断其它乘积项的输出。AAB B第八章 可编程逻辑器件下图给出最简单的下图给出最简单的PROMPROM电路图，右图是左图的简化形式。电路图，右图是左图的简化形式。实现的函数为：实现的函数为：固定连接点固定连接点（与）（与）编程连接点编程连接点（或）（或）第八章 可编程逻辑器件三、三、PLDPLD的分类的分类（1）与固定、或编程：）与固定、或编程：ROM和和PROM（2）与或全编程：）与或全编程：PLA（3）与编程、或固定：）与编程、或固定：PAL、GAL和和HDPLD1.与固定、或编程与固定、或编程：与阵列全固定，即全译码；：与阵列全固定，即全译码；ROM和和PROMPLD基本结构大致相同，根据与、或阵列基本结构大致相同，根据与、或阵列是否可编程是否可编程分为三类：分为三类：第八章 可编程逻辑器件2.与、或全编程与、或全编程：代表器件是代表器件是PLA（Programmable Logic Array），），下下图给出了图给出了PLA的阵列结构，在的阵列结构，在PLD中，它的灵活性最高。中，它的灵活性最高。由于由于与或阵列均能编程与或阵列均能编程的特点，在实现函数时，只需形成的特点，在实现函数时，只需形成所需的乘积项所需的乘积项，使阵列规模比，使阵列规模比PROM小得多。小得多。第八章 可编程逻辑器件3.与编程、或固定与编程、或固定：代表器件代表器件PAL(Programmable Array Logic)和和GAL（Generic Array Logic）。）。这种结构中，或阵列固定若干个乘积项输出，见下图。这种结构中，或阵列固定若干个乘积项输出，见下图。第八章 可编程逻辑器件四、四、PLDPLD的性能特点的性能特点采用采用PLD设计数字系统和中小规模相比具有如下特点：设计数字系统和中小规模相比具有如下特点：1.减小系统体积：减小系统体积：单片单片PLD有很高的密度，可容纳中有很高的密度，可容纳中小规模集成电路的几倍到十几倍小规模集成电路的几倍到十几倍，2.增强逻辑设计的灵活性：增强逻辑设计的灵活性：使用使用PLD器件设计的系器件设计的系统，可以不受标准系列器件在逻辑功能上的限制。统，可以不受标准系列器件在逻辑功能上的限制。3.缩短设计周期：缩短设计周期：由于有可编程特性，用由于有可编程特性，用PLD设计一个设计一个系统所需时间比传统方式大为缩短系统所需时间比传统方式大为缩短。各种各种PLD的结构特点的结构特点第八章 可编程逻辑器件 4.提高系统处理速度：提高系统处理速度：用用PLD与或两级结构实现任何逻辑功与或两级结构实现任何逻辑功能，比用中小规模器件所需的逻辑级数少。这不仅简化了系统能，比用中小规模器件所需的逻辑级数少。这不仅简化了系统设计，而且减少了级间延迟，提高了系统的处理速度。设计，而且减少了级间延迟，提高了系统的处理速度。7.系统具有加密功能：系统具有加密功能：某些某些PLD器件，如器件，如GAL或高密度可或高密度可编程逻辑器件本身具有加密功能。设计者在设计时选中加密项，编程逻辑器件本身具有加密功能。设计者在设计时选中加密项，可编程逻辑器件就被加密，器件的逻辑功能无法被读出，有效可编程逻辑器件就被加密，器件的逻辑功能无法被读出，有效地防止逻辑系统被抄袭。地防止逻辑系统被抄袭。5.降低系统成本：降低系统成本：由于由于PLD集成度高，测试与装配的量大集成度高，测试与装配的量大大减少，避免了改变逻辑带来的重新设计和修改，有效地降低大减少，避免了改变逻辑带来的重新设计和修改，有效地降低了成本。了成本。6.提高系统的可靠性：提高系统的可靠性：用用PLD器件设计的系统减少了芯片和器件设计的系统减少了芯片和印制板数量，增加了平均寿命印制板数量，增加了平均寿命,减少相互间的连线，提高抗干扰减少相互间的连线，提高抗干扰能力，从而增加了系统的可靠性。能力，从而增加了系统的可靠性。第八章 可编程逻辑器件五、用五、用PLDPLD实现逻辑电路的方法与过程实现逻辑电路的方法与过程 用可编程逻辑器件来设计电路需要相应的开发软件平台用可编程逻辑器件来设计电路需要相应的开发软件平台和专用的编程器，可编程逻辑器件开发软件和相应的编程器和专用的编程器，可编程逻辑器件开发软件和相应的编程器多种多样。多种多样。可编程逻辑器件设计电路过程如下图所示可编程逻辑器件设计电路过程如下图所示 电电 路方路方 设案设案 计计设设计计输输入入优优化化电电路路选选择择器器件件编编程程 器时器时 件序件序 功检功检 能查能查 特别是一些较高级的软件平台，一个系统除了方案设计和特别是一些较高级的软件平台，一个系统除了方案设计和输入电路外，其它功能都可用编程软件自动完成。输入电路外，其它功能都可用编程软件自动完成。第八章 可编程逻辑器件六、可编程逻辑阵列六、可编程逻辑阵列PLAPLA可编程逻辑阵列可编程逻辑阵列PLA和和PROM相比之下，有如下特点：相比之下，有如下特点：（1）PROM是与阵列固定、或阵列可编程，而是与阵列固定、或阵列可编程，而PLA是与是与和或阵列全可编程。和或阵列全可编程。（2）PROM与阵列是全译码的形式，而与阵列是全译码的形式，而PLA是根据需要是根据需要产生乘积项，从而减小了阵列的规模。产生乘积项，从而减小了阵列的规模。（3）PROM实现的逻辑函数采用最小项表达式来描述；实现的逻辑函数采用最小项表达式来描述；而用而用PLA实现逻辑函数时，运用简化后的最简与或式，即实现逻辑函数时，运用简化后的最简与或式，即由与阵列构成乘积项，根据逻辑函数由或阵列实现相应乘由与阵列构成乘积项，根据逻辑函数由或阵列实现相应乘积项的或运算。积项的或运算。（4）在）在PLA中，对多输入、多输出的逻辑函数可以利用中，对多输入、多输出的逻辑函数可以利用公共的与项，因而，提高了阵列的利用率。公共的与项，因而，提高了阵列的利用率。第八章 可编程逻辑器件例例:试用试用PLAPLA实现四位实现四位自然二进制码转换成自然二进制码转换成四位格雷码。四位格雷码。（1）设四位自然二进制）设四位自然二进制码为码为B3B2B1B0，四位格雷四位格雷码为码为G3G2G1G0，其对应其对应的真值表如下表所示。的真值表如下表所示。自然二进制码自然二进制码格雷码格雷码B3B2B1B0 G3G2G1G0 0 0 0 00 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 1 0 0 1 1 0 0 1 0 0 1 0 0 0 1 1 0 0 1 0 1 0 1 1 1 0 1 1 0 0 1 0 1 0 1 1 1 0 1 0 0 1 0 0 0 1 1 0 0 1 0 0 1 1 1 0 1 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 0 0 1 0 1 0 1 1 0 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 1 1 0 0 0 表达式表达式第八章 可编程逻辑器件输出表达式为输出表达式为 G3=B3 G2=B3B2+B3B2 G1=B2B1+B2B1 G0=B1B0+B1B0FPLA的阵列图的阵列图（2）转换器有四个输入信号，化简后需用到）转换器有四个输入信号，化简后需用到7个不同的乘积个不同的乘积项，组成项，组成4 个输出函数，故选用四输入的个输出函数，故选用四输入的74PLA实现实现.图仅用了七个乘积项，图仅用了七个乘积项，比比PROM全译码少用全译码少用9个，个，实现的逻辑功能是一样的。实现的逻辑功能是一样的。从而降低了芯片的面积，从而降低了芯片的面积，提高了芯片的利用率，所提高了芯片的利用率，所以用它来实现多输入、多以用它来实现多输入、多输出的复杂逻辑函数较输出的复杂逻辑函数较PROM有优越之处。有优越之处。PLA除了能实现各种组合电路外，还可以在除了能实现各种组合电路外，还可以在或阵列之后接入触发器组，作为反馈输入信或阵列之后接入触发器组，作为反馈输入信号，实现时序逻辑电路。号，实现时序逻辑电路。第八章 可编程逻辑器件例：例：用用FPLA和和JK触发器实现模触发器实现模4可逆计数器。当可逆计数器。当X=0时加法计数；时加法计数；X=1减法计数。减法计数。解：解：画出状态图。画出状态图。求激励方程和输出方程。求激励方程和输出方程。J1=K1=1 J2=K2=XQ1+XQ1 Z=XQ2Q1+XQ2Q1 画出时序画出时序FPLA阵列图。阵列图。第八章 可编程逻辑器件一、可编程阵列逻辑器件一、可编程阵列逻辑器件PALPAL PAL采用双极型熔丝工艺，工作速度较高。采用双极型熔丝工艺，工作速度较高。PAL的结构的结构是是与阵列可编程与阵列可编程和和或阵列固定或阵列固定，这种结构为大多数逻辑函数，这种结构为大多数逻辑函数提供了较高级的性能，为提供了较高级的性能，为PLD进一步的发展奠定了基础。进一步的发展奠定了基础。（一）（一）PAL的基本结构的基本结构 PAL器件的输入、输出结构以及输入、输出的数目是由器件的输入、输出结构以及输入、输出的数目是由集成电路制造商根据实际设计情况大致估计确定。集成电路制造商根据实际设计情况大致估计确定。PAL器件器件的型号很多，它的典型输出结构通常有四种，其余的结构是的型号很多，它的典型输出结构通常有四种，其余的结构是在这四种结构基础上变形而来。在这四种结构基础上变形而来。第八章 可编程逻辑器件1.专用输出基本门阵列结构专用输出基本门阵列结构一个输入一个输入四个乘积项且通过四个乘积项且通过或非门低电平输出或非门低电平输出 如输出采用或门，为高电平有效如输出采用或门，为高电平有效PAL器件。器件。若采用互补输出的或门，为互补若采用互补输出的或门，为互补输出器件。输出器件。输入信号输入信号四个乘积项四个乘积项第八章 可编程逻辑器件2.可编程可编程I/O输出结构输出结构可编程可编程I/O结构如下图所示。结构如下图所示。8个乘积项个乘积项两个输入，一个来自外部两个输入，一个来自外部I，另一来自反馈另一来自反馈I/O当最上面的乘积项为高电平时，三态当最上面的乘积项为高电平时，三态门开通，门开通，I/O可作为输出或反馈；乘积可作为输出或反馈；乘积项为低电平时，三态门关断，是输入。项为低电平时，三态门关断，是输入。第八章 可编程逻辑器件3.寄存器型输出结构：也称作时序结构，如下图所示。寄存器型输出结构：也称作时序结构，如下图所示。8个乘积项个乘积项或非门的输出通过或非门的输出通过D触发器，触发器，在在CP的上升沿到达时输出。的上升沿到达时输出。触发器的触发器的Q端可以端可以通过三态缓冲器通过三态缓冲器送到输出引脚送到输出引脚触发器的反相端反馈回与触发器的反相端反馈回与阵列，作为输入信号参与阵列，作为输入信号参与更复杂的时序逻辑运算更复杂的时序逻辑运算CP和使能是和使能是PAL的公共端的公共端第八章 可编程逻辑器件4.带异或门的寄存器型输出结构：带异或门的寄存器型输出结构：增加了一个异或门增加了一个异或门把乘积项分割成两把乘积项分割成两个和项个和项两个和项在触发器的输入端异或之后，两个和项在触发器的输入端异或之后，在时钟上升沿到来时存入触发器内在时钟上升沿到来时存入触发器内 有些有些PAL器件是由数个同一结构类型组成，有的则是由器件是由数个同一结构类型组成，有的则是由不同类型结构混合组成。不同类型结构混合组成。如由如由8个寄存器型输出结构组成的个寄存器型输出结构组成的PAL器件命名为器件命名为PAL16R8，由由8个可编程个可编程I/O结构组成的结构组成的PAL器件则命名为器件则命名为PAL16L8；由由8个带个带异或门的寄存器组成的异或门的寄存器组成的PAL器件则命名为器件则命名为PAL20X8。第八章 可编程逻辑器件（二）（二）PAL16L8的使用的使用 PAL的例题请同学参看例的例题请同学参看例8.3.1和和8.3.2。应用应用PAL16L8设计组合逻辑电路，主要步骤是将输出和输设计组合逻辑电路，主要步骤是将输出和输入写成最简与或表达式，然后确定入写成最简与或表达式，然后确定PAL16L8的引脚和编程。的引脚和编程。目目前前能能够够支支持持PAL的的编编程程软软件件已已相相当当成成熟熟，芯芯片片应应用用也也很很普普及及，但但是是由由于于其其集集成成密密度度不不高高、编编程程不不够够灵灵活活，且且只只能能一次编程，很难胜任功能较复杂的电路与系统。一次编程，很难胜任功能较复杂的电路与系统。二、通用阵列逻辑二、通用阵列逻辑GALGAL器件器件 采用采用E2CMOS工艺和灵活的输出结构，有电擦写反复编程工艺和灵活的输出结构，有电擦写反复编程的特性。的特性。与与PAL相比，相比，GAL的输出结构配置了可以任意组态的输出逻的输出结构配置了可以任意组态的输出逻辑宏单元辑宏单元OLMC（Output Logic Macro Cell），），第八章 可编程逻辑器件GALGAL和和PALPAL在结构上的区别见下图：在结构上的区别见下图：PAL结构GAL结构 适当地为OLMC进行编程，GAL就可以在功能上代替前面讨论过的PAL各种输出类型以及其派生类型第八章 可编程逻辑器件一个共用时钟一个共用时钟CLK（一）（一）GAL器件结构和特点器件结构和特点 GAL器件型号定义和器件型号定义和PAL一样根据输入输出的数量来确定，一样根据输入输出的数量来确定，GAL16V8中的中的16表示阵列的输入端数量，表示阵列的输入端数量，8表示输出端数量，表示输出端数量，V则表示输出形式可以改变的普通型则表示输出形式可以改变的普通型1.GAL16V8的基本结构（下图）的基本结构（下图）8个反馈个反馈/输入缓冲器输入缓冲器8个输出缓冲器个输出缓冲器8个个OLMC10个输入缓冲器个输入缓冲器第八章 可编程逻辑器件2.GAL输出逻辑宏单元输出逻辑宏单元OLMC的组成的组成 输出逻辑宏单元输出逻辑宏单元OLMC 由或门、异或门、由或门、异或门、D触发器、多路选触发器、多路选择器择器MUX、时钟控制、使能控制和编程元件等组成，如下图：时钟控制、使能控制和编程元件等组成，如下图：组合输出时序输出第八章 可编程逻辑器件3.输出逻辑宏单元输出逻辑宏单元OLMC组态组态 输出逻辑宏单元由对输出逻辑宏单元由对AC1(n)和和AC0进行编程决定进行编程决定PTMUX、TSMUX、OMUX和和FMUX的输出，共有的输出，共有5种基本组态：种基本组态：专用输入组态、专用输出组态、复合输入专用输入组态、专用输出组态、复合输入/输出组态、寄输出组态、寄存器组态和寄存器组合存器组态和寄存器组合I/O组态。组态。8个宏单元可以处于相同的个宏单元可以处于相同的组态，或者有选择地处于不同组态。组态，或者有选择地处于不同组态。(1)专用输入组态专用输入组态：如下图所示：如下图所示：此时此时AC1(n)1，AC00，使，使TSMUX输出为输出为0，三，三态输出缓冲器的输出呈现态输出缓冲器的输出呈现高电阻，本单元输出功能高电阻，本单元输出功能被禁止被禁止I/O可以作为输入端，提供可以作为输入端，提供给相邻的逻辑宏单元。给相邻的逻辑宏单元。本级输入信号却来自另一本级输入信号却来自另一相邻宏单元。相邻宏单元。第八章 可编程逻辑器件(2)专用输出组态：如下图所示：专用输出组态：如下图所示：AC1(n)0，AC00，四路反馈数据选择四路反馈数据选择器器FMUX输出接在低输出接在低电平，电平，本单元的反馈信号和本单元的反馈信号和相邻单元的信号都被相邻单元的信号都被阻断阻断 由于或非门，使异或门的输出不经过由于或非门，使异或门的输出不经过D触发器，直触发器，直接由处于使能状态的三态门输出接由处于使能状态的三态门输出由于与非门输出使第一由于与非门输出使第一条乘积项经过乘积项数条乘积项经过乘积项数据选择器作为或门的输据选择器作为或门的输入入第八章 可编程逻辑器件(4)寄寄存存器器组组态态：当当AC1(n)0，AC01时时，如如下下图图所所示。示。（3）复合输入）复合输入/输出组态：同学自学输出组态：同学自学此时此时OMUX选中触选中触发器的输出同相发器的输出同相Q端端作为输出信号，作为输出信号，反馈输入信号来自D触发器的反相端或门的输入有或门的输入有8个乘积项个乘积项OE、CLK作为输出缓作为输出缓冲器的使能信号和时钟，冲器的使能信号和时钟，作为公共端作为公共端第八章 可编程逻辑器件4.GAL是是继继PAL之之后后具具有有较较高高性性能能的的PLD，和和PAL相相比比，具具有有以以下特点：下特点：(1)有较高的通用性和灵活性：它的每个逻辑宏单元可以根有较高的通用性和灵活性：它的每个逻辑宏单元可以根据需要任意组态既可实现组合电路，又可实现时序电路。据需要任意组态既可实现组合电路，又可实现时序电路。(2)100可可编编程程：GAL采采用用浮浮栅栅编编程程技技术术，使使与与阵阵列列以以及及逻逻辑辑宏宏单单元元可可以以反反复复编编程程，当当编编程程或或逻逻辑辑设设计计有有错错时时，可可以以擦擦除除重重新新编编程程、反反复复修修改改，直直到到得得到到正正确确的的结结果果，因因而而每每个个芯片可芯片可100编程。编程。(3)100%可可测测试试：GAL的的宏宏单单元元接接成成时时序序状状态态，可可以以通通过过测测试试软软件件对对它它们们的的状状态态进进行行预预置置，从从而而可可以以随随意意将将电电路路置置于于某某一一状状态态，以以缩缩短短测测试试过过程程，保保证证电电路路在在编编程程以以后后，对对编编程程结果结果100可测。可测。(4)高高性性能能的的E2COMS工工艺艺：使使GAL的的高高速速度度、低低功功耗耗，编编程程数数据据可可保保存存20年年以以上上。正正是是由由于于这这些些良良好好的的特特性性，使使GAL器件成为数字系统设计的初期理想器件。器件成为数字系统设计的初期理想器件。第八章 可编程逻辑器件（二）（二）GAL器件的编程方法和应用器件的编程方法和应用 对对GAL编程是设计电路的最后一个环节。除了对与阵编程是设计电路的最后一个环节。除了对与阵列编程之外，还要对逻辑宏单元进行编程，以达到预定的输列编程之外，还要对逻辑宏单元进行编程，以达到预定的输出逻辑关系。这样应当具备出逻辑关系。这样应当具备GAL编程的开发系统：编程的开发系统：软件开软件开发平台发平台和和硬件编程设备硬件编程设备，而软件平台是不可缺少的。，而软件平台是不可缺少的。目前目前GAL的编程方法有两种：的编程方法有两种：一种是早期的一种是早期的GAL器件编程需要使用专门的编程器，器件编程需要使用专门的编程器，将需要编程的将需要编程的GAL器件插入编程器进行编程，然后将编器件插入编程器进行编程，然后将编程后的程后的GAL器件连接在设计者的设计系统。器件连接在设计者的设计系统。另一种是新一代的另一种是新一代的GAL器件，可以脱离开编程器，器件，可以脱离开编程器，直接在设计者的电路系统上编程。直接在设计者的电路系统上编程。第八章 可编程逻辑器件 另一类是编译软件，如另一类是编译软件，如Synario软件平台，这类软件的特软件平台，这类软件的特点是待实现的逻辑电路是由设计者根据软件平台规定的图形点是待实现的逻辑电路是由设计者根据软件平台规定的图形输入文件或可编程逻辑设计语言编写的语言输入文件进行描输入文件或可编程逻辑设计语言编写的语言输入文件进行描述，然后软件平台对设计者的电路进行描述转换，分析，简述，然后软件平台对设计者的电路进行描述转换，分析，简化，模拟仿真、自动进行错误定位等。化，模拟仿真、自动进行错误定位等。GAL的开发软件有许多种，大体上分为两类：的开发软件有许多种，大体上分为两类：一类是汇编型软件，如一类是汇编型软件，如FM，这类软件没有简化功能，要这类软件没有简化功能，要求输入文件采用最简与或式的逻辑描述方式；求输入文件采用最简与或式的逻辑描述方式；GAL器件仍然存在着以下问题：器件仍然存在着以下问题：1)时钟必须共用；时钟必须共用；2)或的乘积项最多只有或的乘积项最多只有8个；个；3)GAL器件的规模小，达不到在单片内集成一个数字系统的要求；器件的规模小，达不到在单片内集成一个数字系统的要求；4)尽管尽管GAL器件有加密的功能，但随着解密技术的发展，对于器件有加密的功能，但随着解密技术的发展，对于这种阵列规模小的可编程逻辑器件解密已不是难题。这种阵列规模小的可编程逻辑器件解密已不是难题。第八章 可编程逻辑器件 HDPLD（High Density Programmable Logic Device）在在单片芯片内可以集成成千上万个等效门，因此在单片高密度单片芯片内可以集成成千上万个等效门，因此在单片高密度可编程逻辑器件内集成数字电路系统成为可能。可编程逻辑器件内集成数字电路系统成为可能。HDPLD器件在结构上仍延续器件在结构上仍延续GAL的结构原理，因而还的结构原理，因而还是电擦写、电编程的是电擦写、电编程的EPLD器件。器件。一、在系统编程芯片一、在系统编程芯片EPM7128SEPM7128S的基本结构的基本结构第八章 可编程逻辑器件在系统编程芯片在系统编程芯片EPM7128S是是Altera公司生产的高密度、高性能公司生产的高密度、高性能CMOS可编程逻辑器件之一，下图是可编程逻辑器件之一，下图是PLCC封装封装84端子的引脚端子的引脚图图它有4个直接输入（INPUT）TMS、TDI、TDO和和TCK是在系统编是在系统编程引脚程引脚64个I/O引脚第八章 可编程逻辑器件下图是下图是EPM7128S器件结构图：由器件结构图：由8个相似的逻辑阵列块个相似的逻辑阵列块（Logic Array Block,LAB）、）、一个可编程内连矩阵一个可编程内连矩阵（PIA）和多个输入和多个输入/输出控制块输出控制块(I/O Block)组成。组成。第八章 可编程逻辑器件二、二、EPM7128SEPM7128S的特点的特点（一）高集成密度（一）高集成密度;（二）速度高、低功耗、抗噪声容限较大（二）速度高、低功耗、抗噪声容限较大;（三）在系统编程能力（三）在系统编程能力;（四）可测试性能力（四）可测试性能力;（五）线或功能（五）线或功能;（六）异步时钟、异步清除功能（六）异步时钟、异步清除功能;（七）单片多系统能力；七）单片多系统能力；（八）很强的加密能力（八）很强的加密能力第八章 可编程逻辑器件 前面讨论的可编程逻辑器件基本组成部分是与阵列、或前面讨论的可编程逻辑器件基本组成部分是与阵列、或阵列和输出电路。再加上触发器则可实现时序电路阵列和输出电路。再加上触发器则可实现时序电路 本节介绍的本节介绍的FPGA（Field Programmable Gate Array）不像不像PLD那样受结构的限制，它可以靠门与门的连接来实那样受结构的限制，它可以靠门与门的连接来实现任何复杂的逻辑电路，更适合实现多级逻辑功能。现任何复杂的逻辑电路，更适合实现多级逻辑功能。陆续推出了新型的现场可编程门阵列陆续推出了新型的现场可编程门阵列FPGA。功能更功能更加丰富，具有基本逻辑门电路、传输外部信号的输入加丰富，具有基本逻辑门电路、传输外部信号的输入/输输出电路和可编程内连资源之外，还具有很高的密度等等。出电路和可编程内连资源之外，还具有很高的密度等等。第八章 可编程逻辑器件一、现场可编程门阵列一、现场可编程门阵列FPGAFPGA结构结构 FPGA的编程单元是基于静态存储器（的编程单元是基于静态存储器（SRAM）结构，结构，从理论上讲，具有无限次重复编程的能力从理论上讲，具有无限次重复编程的能力 下面介绍下面介绍XILINX公司的公司的XC4000E系列芯片，了解系列芯片，了解FPGA内内部各个模块的功能，见下图：部各个模块的功能，见下图：可配置逻辑模可配置逻辑模块块CLB输入输入/输出输出模块模块I/OB可编程连可编程连线线PI编程开关编程开关矩阵矩阵PSM第八章 可编程逻辑器件二、现场可编程门阵列二、现场可编程门阵列FPGAFPGA的特点的特点 （1）SRAM结构：可以无限次编程，但它属于易失性结构：可以无限次编程，但它属于易失性元件，掉电后芯片内信息丢失；通电之后，要为元件，掉电后芯片内信息丢失；通电之后，要为FPGA重新重新配置逻辑，配置逻辑，FPGA配置方式有七种，请读者参考有关文献。配置方式有七种，请读者参考有关文献。（2）内内部部连连线线结结构构：HDPLD的的信信号号汇汇总总于于编编程程内内连连矩矩阵阵，然然后后分分配配到到各各个个宏宏单单元元，因因此此信信号号通通路路固固定定，系系统统速速度度可可以以预预测测。而而FPGA的的内内连连线线是是分分布布在在CLB周周围围，而而且且编编程程的的种种类类和和编编程程点点很很多多，使使得得布布线线相相当当灵灵活活，因因此此在在系系统速度方面低于统速度方面低于HDPLD的速度。的速度。（3）芯芯片片逻逻辑辑利利用用率率：由由于于FPGA的的CLB规规模模小小，可可分分为为两两个个独独立立的的电电路路，又又有有丰丰富富的的连连线线，所所以以系系统统综综合合时时可可进行充分的优化，以达到逻辑最高的利用。进行充分的优化，以达到逻辑最高的利用。（4）芯片功耗：高密度可编程逻辑器件）芯片功耗：高密度可编程逻辑器件HDPLD的功耗的功耗一般在一般在0.5W2.5W之间，而之间，而FPGA芯片功耗芯片功耗0.25mW5mW，静态时几乎没有功耗，所以称静态时几乎没有功耗，所以称FPGA为零功耗器件。为零功耗器件。第八章 可编程逻辑器件作业作业8.1第八章 可编程逻辑器件真的要退出本章节吗真的要退出本章节吗？是是Y否否N