组合逻辑电路的设计实验报告.pdf

.实验一组合逻辑电路的设计实验一组合逻辑电路的设计1.1.实验目的实验目的1，掌握组合逻辑电路的功能分析与测试 2，学会设计以及实现一位全/减加器电路，以及舍入与检测电路设计。2.2.实验器材实验器材74LS00二输入四与非门74LS04六门反向器74LS10三输入三与非门74LS86二输入四异或门74LS73负沿触发 JK 触发器74LS74双 D 触发器3.3.实验容实验容1.1.设计舍入与检测的逻辑电路：设计舍入与检测的逻辑电路：1.输入：4 位 8421 码,从 0000-1001输入信号接 4 个开关，从开关输入。2.输出：当 8421 码=01015时，有输出 F1=1当 8421 码中 1 的个数是奇数时，有输出 F2=1,22，设计一位全加，设计一位全加/全减器全减器如图所视：电路框图当 s=1，时做减法运算，s=0 时做加法运算。A,B,C 分别表示减数，被减数，借位加数，被加数，进位.4.4.实验步骤实验步骤1.1.设计一个舍入与检测逻辑电路：设计一个舍入与检测逻辑电路：做出真值表：作出卡诺图，并求出 F1,F2根据 F1F2 的表达式做出电路图：按照电路图连接号电路，并且验证结果是否与设计相符。2,2,设计一位全加设计一位全加/全减器全减器做出真值表：F1 的卡诺图F1 卡诺图：F2 的卡诺图按照电路图连接号电路，并且验证结果是否与设计相符。5.5.实验体会实验体会通过这次试验，我了解了用仪器拼接电路的根本情况。懂得了从电路图到真实电路的根本过程。在连接的时候，很容易因为线或者门出现问题。.