《接口和总线》PPT课件.ppt

第6章 I/O接口和总线6.1 I/O接口接口 6.2 总线总线 习题习题6.1 I/O6.1 I/O接口接口6.1.1 I/O接口的功能 接口电路是专门为解决CPU与外设之间的不匹配、不能协调工作而设置的，它处在总线和外设之间。具有功能：(1)设置数据缓冲解决速度不匹配 (2)设置信号电平转换电路 (3)设置信息转换逻辑满足各自格式的要求 (4)设置时序控制电路同步CPU和外设的工作 (5)提供地址译码电路 1.1.缓冲器缓冲器74LS24474LS244 双4路缓冲，单向，三态输出6.1.2 简单的输入输出接口芯片2.2.缓冲器缓冲器74LS24574LS2453.3.锁存器锁存器74LS37374LS3738D8D锁存器，能暂存数据，三态输出。在数据传输过程中将数据锁住 在控制信号作用下将数据输出6.1.3 I/O6.1.3 I/O端口及其寻址方式端口及其寻址方式1.I/O1.I/O端口端口(1)数据端口 起数据缓冲作用(2)状态端口 最常用的状态位：准备就绪位(Ready)、忙碌位(Busy)、错误位(Error)。(3)命令端口 微机系统中I/O数据交换，只有IN和OUT指令。状态信息和命令信息都当作数据信息通过数据总线来传送。三种信息被送入三种不同端口的寄存器，因而能实施不同的功能。2.I/O2.I/O端口的寻址方式端口的寻址方式(1)存储器映象寻址方式 把系统中的每一个I/O端口都看作一个存储单元，并与存储单元一样统一编址。访问存储器的所有指令均可用来访问I/O端口,没有专门的I/O指令。(2)I/O单独编址方式 输入输出端口地址单独编址，构成一个I/O空间，不占用存储空间。用专门的IN指令和OUT指令来访问I/O端口。8086用地址总线的低16位(A15A0)来寻址I/O端口，最多可以访问65536个输入或输出端口。6.1.4 CPU6.1.4 CPU与外设间的数据传送方式与外设间的数据传送方式 软件方式：程序控制方式、中断方式 硬件方式：DMA方式1.1.程序控制方式程序控制方式(1)无条件传送方式（同步传送方式）用于对简单外设进行操作，或者外设的定时是固定或已知的场合。外设在任何时刻均已准备好数据或处于接收数据状态。程序可以不必检查外设的状态，在需要进行I/O操作时，直接执行输入输出指令。当I/O指令执行后，数据传送便立即进行。是一种最简单的传送方式，所需要的硬件和软件都较少。(2)条件传送(查询式传送方式)必须先确认外设已处于准备传送数据的状态，才能进行传送。CPU要先执行一条输入指令，从外设的状态口读取它的当前状态。如果外设未准备好数据或处于忙碌状态，则程序不断检测外设状态；若外设的输入数据已准备好，CPU便执行输入指令，从外设读入数据。查询式输入方式的接口电路和工作流程查询式输入方式的接口电路和工作流程查询式输出方式的接口电路和工作流程查询式输出方式的接口电路和工作流程 查询方式传送，CPU要不断读取状态位，若外设没有准备就绪，CPU就必须反复查询等待。由于许多外设的速度很低，这种等待过程会占去CPU的绝大部分时间，使CPU的利用率变得很低。2.中断方式中断方式 CPU平时执行主程序，输入设备将数据准备好，或者输出端口的数据缓冲器已空时，向CPU发中断请求。CPU响应中断后，暂停当前的程序，执行管理外设的中断服务程序。在中断服务程序中，用I/O指令在CPU和外设之间进行一次数据交换。输入或输出操作完成后，CPU又回去执行原来的程序。3.DMA3.DMA方式方式 总线平时由CPU管理，当外设需要利用DMA方式进行数据传送时，接口电路向CPU提出DMA请求。CPU让出对总线的控制权，DMA控制器临时接管总线，控制外设和存储器之间直接进行高速的批量数据传送。DMA传送结束后，释放总线，总线的控制权交还给CPU。6.2 6.2 总总 线线6.2.1 6.2.1 总线的概念总线的概念 -用于各部件之间传送信息的公共通路。1.总线的分类 按信息传送的类型分为：地址总线、数据总线和控制总线 按总线的规模、用途和应用场合，可分成三类：(1)片级总线（元件级总线）是由芯片内部通过引脚引出的总线，用于芯片一级的互连线。(2)系统总线（内总线或板级总线）用于微机中各插件板之间的连线，即通常所说的微机总线。(3)外部总线（通信总线）用于微机系统间，或微机系统与其它电子仪器或设备之间的通信。2.总线标准 对总线所用插座的尺寸、引线数目、引线信号的含义和时序等做出统一规定。常用的标准系统总线包括：IBM PC机的62芯PC总线 PC/AT机的AT总线或ISA总线 高性能PC机的EISA总线 PCI(Peripheral component Interconnect)总线 常用的标准外部总线包括：IEEE-488总线。EIA RS-232总线。6.2.2 IBM PC6.2.2 IBM PC总线总线 IBM PC/XT机的主板上有8个62芯的I/O扩展槽。连接扩展槽的是IBM PC总线，共有62根引线。这62根线中包含分离的20根地址总线和8根数据总线，其余为控制总线、电源线和地线。1.1.数据总线数据总线 D7D0：双向数据传送线，为CPU、存储器及I/O设备间提供信息传送通道。2.2.地址总线地址总线 A19A0：用来选定存储器地址或I/O设备地址。当选定I/O设备地址时，A19A16无效。这些信号一般由CPU产生，也可以由DMA控制器产生。3.3.控制总线控制总线 OSC：晶振，周期为70 ns(14.318 18 Hz)，占空比50%。将此信号除以4，可得3.58 MHz的设计彩显接口所必须用的控制信号。CLK：系统时钟，由OSC三分频得到，频率为4.77 MHz(周期210 ns)，占空比为33。ALE：地址锁存允许，由总线控制器8288提供。在ALE下降沿锁存来自CPU的地址。IRQ2IRQ7：中断请求（IRQ0和IRQ1被系统板占用）。IOR：I/O读，由CPU或DMA控制器产生。信号有效时，把选中的I/O设备接口中数据读到数据总线。IOW：I/O写，将数据总线上的数据写到所选中的I/O设备接口中。MEMR：存储器读。MEMW：存储器写。DRQlDRQ3：DMA控制器8273A的通道13的DMA请求（DRQ0用于动态RAM刷新），当有DMA请求时，对应DRQX为高电平，一直保持到相应的DACK为低电平为止。DACK0DACK3：DMA通道03的响应信号，用来响应外设的DMA请求或实现动态RAM刷新。AEN：地址允许，由8237A发出，用来切断CPU控制，以允许DMA传送。T/C：计数结束，当DMA通道计数结束时，T/C线上出现高电平脉冲。RESET DRV：系统总清，此信号使系统各部件复位。I/O CHCK：I/O通道奇偶校验信号。向CPU提供关于I/O通道上的设备或存储器的奇/偶校验信息。当为低电平时，表示校验有错。I/O CHRDY：I/O通道准备好，一些速度较慢的设备可通过使I/O CHRDY为低电平，使CPU或DMA控制器插入等待周期，来延长总线的I/O或存储周期。CARDSLCTD：插件板选中信号，此信号有效时，表示扩展槽J8的扩展板被选中。ISA ISA总线总线 是采用80286 CPU的PC/AT机使用的总线，又称PC/AT总线。它保持原来PC/XT总线的62个引脚信号，同时为使原来的8位数据总线扩展到16位，地址总线扩展到24位，增加一个延伸的36引脚插槽。同一槽线的插槽分成62线和36线两段，共计98条引线。新增加的36个引脚定义说明如下：(1)新增加高位地址线LA20LA23，使原来的1 MB的寻址范围扩大到16 MB。增加非锁存地址线LA17LA19，提高传送速度。(2)新增加8位高位数据线SD8SD15。(3)增加IRQ8IRQ15中断请求输入信号。其中IRQ13指定给数值协处理器使用。由于AT总线上两片中断控制器(8259)级联实现中断优先级控制。而从片接到主片的IRQ2上，因此原PC/XT定义的IRQ2引脚，在AT总线上变为IRQ9。(4)新增存储器读和写信号MEMR/MEMW。原SMEMR/SMEMW只有在存储器的寻址范围小于1MB时才有效，而MEMR/MEMW在整个16 MB范围内均有效。(5)AT机采用两块DMA控制器级联。形成了DRQ0 DRQ3和DRQ5 DRQ77级DMA请求。在AT机中不再采用DMA实现动态存储器刷新，故新增DRQ0、DRQ5DRQ7引脚。与此对应，新增DMA响应信号DACK0、DACK5DACK7。(6)REFRESH刷新信号，输出时启动外部RAM刷新周期，输入时迫使从外设驱动刷新周期。(7)SBHE数据总线高字节允许信号。该信号与其他地址信号一起，实现对高字节、低字节或一个字(高低字节)的操作。(8)MASTER主控信号。该信号可以使总线插板上设备变为总线主控器。(9)MEM CS16存储器的位选片信号，由LA17LA23高位地址译码产生，通知主板实现16位数据传送。(10)I/O CS16接口的16位选片信号，用来通知主板进行16位接口数据传送。(11)OWS零等待状态信号替代原CARD SLCTD，通知CPU无需插入等待状态。避免PC/XT与PC/AT兼容时，因CPU的速度不同而发生错误。PCI PCI(Peripheral Component Interconnect)总线总线支持33 MHz的时钟频率数据宽度为32位可扩展到64位数据传输率可达132264 MB/s。PCI总线的主要特点：(1)突出的高性能：传输速率从132 MB/s(33 MHz时钟、32位数据通路)可升级到528 MB/s(66 MHz、64位数据通路)。支持突发工作方式(如果被传送的数据在内存中连续存放，只需在传送第一个数据时给出地址)。(2)良好的兼容性。PCI总线部件和插件接口相对于处理器是独立的。(3)支持即插即用。(4)支持多主设备能力。(5)适度数据的完整性。PCI提供数据和地址奇偶校验功能。(6)优良的软件兼容性。(7)可选电源。定义了5 V和3.3 V两种信号环境。(8)相对的低成本。采用最优化的芯片(标准的ASIC)和引脚多路复用体系结构。PCI总线信号定义：(1)AD0AD31 地址数据多路复用。在FRAME(帧周期信号)有效时，为地址传送节拍开始；在IRDY(主设备就绪信号)和TRDY(从设备就绪信号)同时有效时，为数据传送节拍。(2)C/BE0C/BE3 总线命令/字节允许。在地址传送节拍传送PCI总线命令，在数据传送节拍传送字节允许信号，用来选通哪些字节为有效数据。(3)PAR(Parity)为AD0AD31和C/BE0C/BE3信号作奇偶校验。(4)FRAME 帧周期，表示一个总线周期的开始和结束。(5)TRDY(Target Ready)从设备准备好。(6)IRDY(InitiatorReady)主设备准备好。(7)STOP 停止，从设备要求主设备停止当前数据传送。(8)DEVSEL(Device Select)设备选择，输出时表示所译码的地址是在设备的地址范围内，输入时表示总线上某设备是否被选中。(9)IDSEL(Initiatization Device Select)初始化设备选择，在配置读/写期间，用作芯片选择。(10)PERR(Parity Error)数据奇偶校验错。(11)SERR(System Error)系统错误，用于报告地址奇偶错、数据奇偶错和命令错等。(12)GNT(Grant)总线请求允许。(13)REQ(Request)总线请求，由希望成为总线主设备的设备驱动。(14)CLK 总线时钟。(15)RST 系统复位。(16)INTA INTD 中断请求。(17)JTAG边界扫描测试 时钟TCK、输入TDI、输出TDO、模式选择TMS和复位TRST。(18)64位扩展地址数据扩展AD32AD63、高32位地址命令/字节允许C/BE4C/BE7、高32位奇偶校验PAR64、64位传送请求REQ64、64位传送响应ACK64。习习 题题 6 6.1 CPU与外设交换数据时，为什么要通过I/O接口进行？I/O接口有哪些主要功能?6.2 在微机系统中，缓冲器和锁存器各起什么作用？6.3 什么叫I/O端口？一般的接口中可以设置哪些端口？计算机对I/O端口编址采用哪两种方法？在8086/8088CPU中一般采用哪种编址方法？6.4 CPU与外设间传送数据主要有哪几种方式？6.5 说明查询式输入和输出接口电路的工作原理。6.6 简述DMA控制器从外设提出请求到外设直接将数据传送到存储器的工作过程。6.7 某一个微机系统中，有8块I/O接口芯片，每个芯片占用8个端口地址，若起始地址为300H，8块芯片的地址连续分布，用74LS138作译码器，试画出端口译码电路，并说明每块芯片的端口地址范围。6.8 什么是总线？简述微机总线的分类。6.9 PC总线和ISA总线各用于何种类型的微型计算机?它们的数据总线各多少根？6.10 PCI总线有哪些主要特点？该总线如何完成突发读交易？