基于ARM处理器的片上系统设计说明.pdf
技术研讨会邀请函技术研讨会邀请函上海集成电路设计研究中心基于基于 ARMARM 处理器的片上系统设计处理器的片上系统设计尊敬的先生/女士：2003年4月东南大学国家专用集成电路系统工程技术研究中心成为国第一家ARM处理器核的大学计划授权用户。通过一年多的努力，我们面向无线信息终端应用设计了基于ARM7TDMI 处理器核的 SoC 芯片“Garfield”。为了与您分享基于 ARM 处理器核的片上系统设计技术和经验，我们诚挚地邀请您及您的同事参加由东南大学国家专用集成电路系统工程技术研究中心、ARM 中国公司、集成电路设计研究中心联合举办的基于 ARM 处理器的片上系统设计研讨会。“Garfield”处理器采用 AMBA2.0 作为片上总线；集成了 SRAM/Flash控制器；SDRAM控制器；Nand Flash 控制器；黑白，灰度，彩色液晶控制器；6 通道 DMA 控制器；多媒体加速器（MMA）；片上 SRAM；实时钟；通用定时器；电源管理模块；中断控制器；IIC 控制器；SPI 控制器；2 个 UART串口；USB1.1 Device 控制器；MMC/SD 卡控制器和 AC97控制器等模块，芯片规模超过 100 万门。目前该处理器已完成两次基于TSMC 的投片，并基于该处理器完成了掌上电脑原型样机的设计工作。在“Garfield”处理器器的设计过程中，我们在基于 ARM 处理器核的 SoC 架构设计和高层模型评估，多媒体算法的软硬件划分，SoC 存储子系统设计与优化，低功耗设计与优化，SoC 功能验证，SoC 后端设计等方面积累了一些设计经验。为了与您分享这些设计经验，我们将于 2004 年 5 月 25 日（星期二）在集成电路设计研究中心召开基于ARM 处理器的片上系统设计技术研讨会。会上“Garfield”处理器的主要设计工程师将向您详细介绍基于ARM7TDMI CPU 核的 SoC 的体系结构设计；多媒体算法（MP3）的软硬件划分，建模和优化；SoC 存储子系统的设计与优化；功耗评估与优化技术；SoC 功能验证；基于“Garfield”处理器的样机开发等等容。会议主题会议主题：主讲人员：主讲人员：地点地点:地址：地址：日期日期：时间：时间：基于 ARM 处理器的片上系统设计“GarfieldGarfield”处理器设计工程师等”处理器设计工程师等集成电路设计研究中心东路 668 号 G 区 7 楼 集成电路设计研究中心培训部2004 年 5 月 25 日上午 9:00 下午 5:00联系方式：联系方式：丽：6-216、217传真：8电子：ARM CPU based SoC DesignAgenda:Agenda:TimeTime9:009:309:30-9:409:40-10:0010:00-10:2010:20-10:50TopicTopicRegistration&GreetingBrief introduction of National ASIC Center and theSeminarIntroduction of ARM TechnologiesIntroduction of ARM design incubator in Shanghai ICCIntroduction of“Garfield”Processor10:50-11:5011:50-13:0013:00-14:00The Target Application of“Garfield”The challenges in the designOverview of the“Garfield”processor ArchitectureRoad Map for the incoming designThe Architecture design of“Garfield”AMBA On chip BusMP3 software/hardware co designMMA Armulator modeling and designWangzheng,chief Front-endEngineerDr.Puhanlai,Chief SoftwareEngineerMengweijia,ChiefVerification EngineerDr.Yangjun,Chief Engineerof“Garfield”ProcessorSpeakerSpeakerLingming,Project Manager of“Garfield”processorTan Jun,President of ARMChinaEngineer from ICCLingming,Project Manager of“Garfield”processorLunch“Garfield”Memory SystemMemory System Performance AnalysisSDRAM controller performance optimizationEmbedded SRAM based program performance andPower optimization14:00-14:45Specman based Function verification of“Garfield”Verification plan of GarfieldEVC based AHB modules verificationCoverage analysis14:45-15:0015:00-15:45Tea BreakPower analysis and optimization of“Garfield”Power estimationSystem level low power designClock gating low power design and integrated clockgating cell for timing optimizationSDRAM power model and analysisDr.Zhongrui,Chief Engineerof“Garfield”Processor16:00-16:30“Garfield”Based PDA prototype designThe hardware system of the PDA prototypeuCLinux porting and optimizationMiniGUI porting and optimizationDr.Puhanlai,Chief SoftwareEngineer16:30-17:00Free Discussion
