（本科）第3章 集成门电路(1)ppt课件（全）.ppt

第3章 集成门电路(1)3.1 3.1 概述概述3.2 3.2 半导体器件的开关特性半导体器件的开关特性3.3 3.3 二极管门电路二极管门电路3.4 CMOS3.4 CMOS门电路门电路3.5 TTL3.5 TTL门电路门电路3.6 CMOS3.6 CMOS电路与电路与TTLTTL电路的连接电路的连接3 3 集成门电路集成门电路教学基本要求教学基本要求1、了解半导体器件的开关特性。、了解半导体器件的开关特性。2、掌握基本逻辑门（与、或、与非、或非、掌握基本逻辑门（与、或、与非、或非、异或门）、三态门、异或门）、三态门、OC门的逻辑功能。门的逻辑功能。3、学会逻辑电路逻辑功能分析。、学会逻辑电路逻辑功能分析。4、掌握逻辑门的主要参数。、掌握逻辑门的主要参数。与非门与非门的逻辑功能：的逻辑功能：输入有输入有“0”，输出为，输出为“1”输入全为输入全为“1”，输出才为，输出才为“0”F1=或非门或非门的逻辑功能：的逻辑功能：输入有输入有“1”，输出为，输出为“0”输入全为输入全为“0”，输出才为，输出才为“1”F2=3.1 3.1 概述概述内部电路是什么样的，如何实现相应的逻辑功能？内部电路是什么样的，如何实现相应的逻辑功能？内部电路不同，逻辑功能相同，如何正确使用？内部电路不同，逻辑功能相同，如何正确使用？异或门异或门的逻辑功能：的逻辑功能：输入相同，输出为输入相同，输出为“0”输入不同，输出为输入不同，输出为“1”F=A B实现基本逻辑运算和复合逻辑运算的单元电路。实现基本逻辑运算和复合逻辑运算的单元电路。1 逻辑门电路：逻辑门电路：2 逻辑门电路逻辑门电路的分类的分类：二极管门电路二极管门电路三极管门电路三极管门电路TTL门电路门电路MOS门电路门电路PMOS门门CMOS门门逻辑门逻辑门 电路电路分立分立集成集成NMOS门门构成数字逻辑电路的基本元件构成数字逻辑电路的基本元件3.正逻辑和负逻辑的规定：正逻辑和负逻辑的规定：以以0表示低电平，表示低电平，1表示高电平表示高电平正逻辑体制正逻辑体制以以1表示低电平，表示低电平，0表示高电平表示高电平 负逻辑体制负逻辑体制标准高、低电平的规定：标准高、低电平的规定：在实际应用中，规定在实际应用中，规定高电平的下限值高电平的下限值VSH标准高电平标准高电平低电平的上限值低电平的上限值VSL标准低电平标准低电平 二极管的近似模型二极管的近似模型 加加正正向向电电压压时时，导导通通，压压降降在在0.7V左左右右，加加反反向向电电压压时时，极极微微小小的的电电流流IS（A级级）流流过过，截截止止。控控制制管管压压降降,二极管起到开关作用。二极管起到开关作用。理想二极管模型理想二极管模型数字电路中二极管模型数字电路中二极管模型KADAKVON=0.7VAK3.2 3.2 半导体器件的开关特性半导体器件的开关特性3.2.1二极管的开关特性二极管的开关特性VI=VIH D截止，VO=VOH=VCCVI=VIL D导通，VO=VOL=0.7V0.7V高电平：VIH=VCC低电平：VIL=0 二极管开关电路二极管开关电路:二极管的动态电流波形二极管的动态电流波形：外加电压外加电压反向变正向反向变正向：正向导通电流滞后正向导通电流滞后外加电压外加电压正向变反向正向变反向：有有较大的瞬间反向电流较大的瞬间反向电流 关的条件（截止）关的条件（截止）当当vI0.7V时，时，vBE0.7V，iB0，iC0，vOVCC。三种工作状态：三种工作状态：放大、截止、饱和放大、截止、饱和。c,e间等效内阻很大，约数百千欧间等效内阻很大，约数百千欧3.2.2 晶体三极管的开关特性晶体三极管的开关特性 放大条件放大条件(模电状态用模电状态用:发射结正偏，集电结反偏发射结正偏，集电结反偏)iC=iBvIiBiCv Oc,e间等效内阻可变间等效内阻可变相当于开关的相当于开关的过渡状态过渡状态 开的条件（管子饱和）开的条件（管子饱和）发射结和集电结均正偏，发射结和集电结均正偏，I C=ICS VCC/RC，且不随且不随I B 增加而增加，增加而增加，VCES0.20.3V.c,e间等效内阻很小，约间等效内阻很小，约数百欧数百欧.相当于开关的相当于开关的闭合状态闭合状态三极管：三极管：控制基极电压控制基极电压，可使晶体管处于饱和或截止，可使晶体管处于饱和或截止，使晶体管使晶体管起到开关作用起到开关作用。只要参数合理：只要参数合理：V VI I=V=VILIL时，时，T T截止，截止，V VOO=V=VOHOHV VI I=V=VIHIH时，时，T T导通，导通，V VOO=V=VOLOL双极型三极管的基本开关电路双极型三极管的基本开关电路截止状态截止状态饱和导通状态饱和导通状态三极管的开关等效电路三极管的开关等效电路从二极管已知，从二极管已知，PNPN结存在电容效结存在电容效应。应。在饱和与截止两在饱和与截止两个状态之间转换个状态之间转换时，时，i iC C的变化将滞的变化将滞后于后于V VI I，则，则V VOO的的变化也滞后于变化也滞后于V VI I。动态开关特性动态开关特性BJTBJT开关速度受限制的主要原因：开关速度受限制的主要原因：电荷的存入、消散要时间电荷的存入、消散要时间负载电容负载电容CL充放电要时间充放电要时间缺点：基本的缺点：基本的BJTBJT反相器开关速度不高反相器开关速度不高3.2.3 3.2.3 场效应管的开关特性场效应管的开关特性 MOS管又称为管又称为绝缘栅型场效应三极管绝缘栅型场效应三极管（Metal-Oxide-Semiconductor Field Effect Transisteor,MOSFET）MOS管管分分为为N沟沟道道MOS管管（NMOS）和和P沟沟道道MOS管（管（PMOS），它们的工作原理基本相同。），它们的工作原理基本相同。P型半导体作为衬底，用型半导体作为衬底，用B表示。表示。用氧化工艺生成一层用氧化工艺生成一层SiO2 薄薄膜绝缘层。膜绝缘层。用光刻工艺腐蚀出两个孔。用光刻工艺腐蚀出两个孔。扩散两个高掺杂的扩散两个高掺杂的N型区。从而型区。从而形成两个形成两个PN结。（绿色部分）结。（绿色部分）从从N型区引出电极，一个是漏型区引出电极，一个是漏极极D，一个是源极，一个是源极S。在源极和漏极之间的绝缘层上在源极和漏极之间的绝缘层上镀一层金属铝作为栅极镀一层金属铝作为栅极G。NMOS管的结构和符号管的结构和符号 1 1 vDS=0，vGS0 vGS0绝缘层产生电场，绝缘层产生电场，将将SiO2绝缘层下方的空穴推走，绝缘层下方的空穴推走，衬底的电子吸引到下方，形成导电沟道。衬底的电子吸引到下方，形成导电沟道。反型层 产生有漏极电流产生有漏极电流ID。这说这说明明vGS对对ID的控制作用。的控制作用。MOS管的工作原理管的工作原理 2 2 vDS0，vGS0MOS管的基本开关电路管的基本开关电路NMOS当当vGSVGS(th)时导通时导通当当vGSVGS(th)时截止时截止VGS(th)开启电压（厂家告知）开启电压（厂家告知）VIVO0V10V10V0VVCC=10V等效电路等效电路截止状态 导通状态截止截止：当：当vGS=0时，时，rds可达到可达到106，内阻很大，相当于开路，内阻很大，相当于开路 导通导通：vGS增加时，增加时，rds减小，内阻约减小，内阻约1千欧以内，最小可达到千欧以内，最小可达到10左右，且与柵源电压有关，用导通电阻左右，且与柵源电压有关，用导通电阻RON表示。表示。大量正离子导电沟道MOS管的四种类型管的四种类型增强型增强型耗尽型耗尽型设VCC=5V，加到A,B的 VIH=3V，VIL=0V二极管导通时 VDF=0.7VABY0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7VABY000010100111规定3V以上为10.7V以下为0 3.3.1二极管与门二极管与门 3.3 二极管门电路二极管门电路设VCC=5V，加到A,B的 VIH=3V，VIL=0V二极管导通时 VDF=0.7VABY0V0V0V0V3V2.3V3V0V2.3V3V3V2.3VABY000011101111规定2.3V以上为10V以下为03.3.2二极管二极管或或门门（1）高低电平偏移（只用于集成电路内部的逻辑单元）高低电平偏移（只用于集成电路内部的逻辑单元）存在的问题存在的问题既非高电平既非高电平也非低电平也非低电平故开关性能不理想故开关性能不理想（2）带负载的能力差）带负载的能力差 CMOS门电路门电路TTL门电路门电路缺点缺点:功耗大、集成度低功耗大、集成度低集成集成优点：优点：工作速度高、工作速度高、驱动能力强驱动能力强优点优点:集成度高、功耗低集成度高、功耗低缺点缺点:工作速度略低工作速度略低3.4 CMOS门电路门电路集成度集成度小规模集成电路小规模集成电路(SSI）:10个以内门电路个以内门电路 中规模集成电路中规模集成电路(MSI)：10100个门电路个门电路大规模集成电路大规模集成电路(LSI)：10010000个门电路个门电路超大规模集成电路超大规模集成电路(VLSI):10000个以上的门电路个以上的门电路 CMOS电路电路（互补对称（互补对称MOS电路）：由电路）：由N沟沟道和道和P沟道两种沟道两种MOSFET组成。从发展趋势看，组成。从发展趋势看，由于工艺改进，由于工艺改进，CMOS电路的性能有可能超越电路的性能有可能超越TTL而成为占主导地位的逻辑器件。而成为占主导地位的逻辑器件。下面介绍下面介绍CMOS的非门（反相器）、与非门及或的非门（反相器）、与非门及或非门。非门。3.4.1 CMOS反相器的电路结构和工作原理反相器的电路结构和工作原理 CMOS反相器的电路结构反相器的电路结构漏极相连漏极相连做输出端做输出端PMOSNMOS柵柵极极相相连连做输入端做输入端（开启电压为负）（开启电压为负）（开启电压为正）（开启电压为正）CMOS反相器的工作原理反相器的工作原理1.1.当当vI=0V时时，vGSN=0V，VTN截截止止，vGSP=VDD，VTP导导通通，vOVDD，门门电路输出高电平；电路输出高电平；2.当当vI=VDD时时，VGSN=VDD，VTN导导通通，VGSP=0V，VTP截截止止，vO0V，门门电路输出低电平电路输出低电平。电压传输特性电压传输特性T1T2电流传输特性电流传输特性T1T2输入端噪声容限输入端噪声容限输入为高电平的噪声容限和输输入为高电平的噪声容限和输入为低电平的噪声容限的求法：入为低电平的噪声容限的求法：结论：结论：CMOSCMOS电路的噪声容限大小是和电路的噪声容限大小是和V VDDDD有关。有关。V VDDDD越大，噪声容限越大。可以越大，噪声容限越大。可以通过提高通过提高V VDDDD来提高噪来提高噪声容限声容限。3.4.2 CMOS 反相器的静态输入和输出特性反相器的静态输入和输出特性一、输入特性一、输入特性sio2绝缘介质绝缘介质极薄，易被击极薄，易被击穿，保护措施穿，保护措施二、输出特性二、输出特性3.4.3 CMOS反相器的动态特性反相器的动态特性一、传输延迟时间一、传输延迟时间二、交流噪声容限二、交流噪声容限VNA:交流噪声容限交流噪声容限;tW:噪声电压的持续时间；噪声电压的持续时间；由图可见：噪声电压作用时间越短、电源电压越高，则交流由图可见：噪声电压作用时间越短、电源电压越高，则交流噪声容限越大。噪声容限越大。由于负载电容和由于负载电容和MOS管寄生电管寄生电容的存在，输入信号状态变化容的存在，输入信号状态变化时必须有足够的变化幅度和作时必须有足够的变化幅度和作用时间才能使输出改变状态。用时间才能使输出改变状态。三、动态功耗三、动态功耗四、扇出四、扇出扇出：以数字表示一个电路的输出端能够驱动同类型扇出：以数字表示一个电路的输出端能够驱动同类型负载电路输入端的数目。负载电路输入端的数目。负载电路越多，电容越大，切换电平后，可能来不及达负载电路越多，电容越大，切换电平后，可能来不及达到相应的电平，故负载电路不能接太多，据此可得出此到相应的电平，故负载电路不能接太多，据此可得出此时的时的CMOS电路的扇出数。不仅取决于负载电容的大小，电路的扇出数。不仅取决于负载电容的大小，与驱动电路输出的高低电平持续时间也有关。与驱动电路输出的高低电平持续时间也有关。CMOS或非门 3.4.4 其他类型的其他类型的CMOS门电路门电路一、其他逻辑功能的一、其他逻辑功能的CMOS门电路门电路CMOS 与非门 电路结构电路结构CMOSCMOS与非门与非门00通通通通止止止止1ABVTP2VDDYVTP1VTN2VTN1输输入入端端A、B有有一一个个为为低低电电平平，与与它它相相连连的的NMOS管管截截止止，与与它它相相连连的的PMOS管管导导通通，输输出出为为高高电电平平；仅仅当当A、B全全为为高高电电平平，两两个个串串联联的的NMOS管管导导通通，两两个个并并联联的的PMOS管管都都截截止止，输输出出为为低电平。低电平。逻辑关系逻辑关系00通通通通止止止止1CMOS 与非与非门的缺点门的缺点CMOSCMOS或非门或非门止止止止100通通通通ABVDDYVTN1VTN2VTP1VTP2 电路结构电路结构A、B之之一一为为高高电电平平时时，与与 其其 相相 连连NMOS导导通通、PMOS截截止止，输输出出低低电电平平。A、B全全低低时，输出高电平。时，输出高电平。止止止止100通通通通 逻辑关系逻辑关系 缓冲器：在门电路的每个输入端、输出端各增设一级缓冲器：在门电路的每个输入端、输出端各增设一级具有标准参数的反相器。具有标准参数的反相器。同理，在原来与非门的基础上增加缓冲器，可得或非门。同理，在原来与非门的基础上增加缓冲器，可得或非门。形成低阻通路，过大的电流足以使导通的形成低阻通路，过大的电流足以使导通的T5和和T6烧毁，烧毁，故普通门电路不允许输出短接。故普通门电路不允许输出短接。二、漏极开路的门电路（二、漏极开路的门电路（OD门）门）OD输出的与非门(a)电路结构(b)逻辑符号(a)输出端无法提供高电平，故在使用输出端无法提供高电平，故在使用时输出端接上拉电阻，提供高电平。时输出端接上拉电阻，提供高电平。即使某个即使某个T6管导通，低阻通路不会形成，管子不会被烧毁。只有管导通，低阻通路不会形成，管子不会被烧毁。只有两侧的输出同时为高，输出才为高；否则输出为低；故为与运算。两侧的输出同时为高，输出才为高；否则输出为低；故为与运算。外接上拉电阻RL的选取应保证输出高电平时，不低于输出高电平的最小值UOHmin；输出低电平时，不高于输出低电平的最大值UOLmax。n：OD并联的个数；m：并联负载门高电平输入端个数，IOH：OD门输出截止时的漏电流 IIH：负载门输入端为高电平时的输入漏电流。当所有OD门同时截至、输出为高电平时，为保证输出高电平不低于规定数值，有：IOLmax是导通OD门允许的最大灌电流；IIL为负载门每个输入端低电平输入电流；m为负载门低电平输入端的个数。CMOS的m=m。为保证负载电流不超过输出MOS管允许的最大电流，RL不能太小，有：三、三、CMOS传输门传输门 传输信号的传输信号的双向开关双向开关 电路结构及逻辑符号电路结构及逻辑符号CMOSCMOS双向模拟开关的电路结构和符号双向模拟开关的电路结构和符号小结小结TG门：门：1、双向传输；、双向传输；2、高阻状态（控制端无、高阻状态（控制端无效时）；效时）；3、可传输数字信号或模拟信号。、可传输数字信号或模拟信号。四、三态输出门四、三态输出门反相器符号内的三角形记号表示三态输出结构，此三反相器符号内的三角形记号表示三态输出结构，此三态输出门为低电平有效。态输出门为低电平有效。此三态输出门为高电平有效。此三态输出门为高电平有效。结构图和逻辑符号此三态输出门为低电平有效。常接在集成电路的输出端，故常接在集成电路的输出端，故也叫做输出缓冲器。也叫做输出缓冲器。控制各反相器的使能端轮流为控制各反相器的使能端轮流为0，且任何时候只有一个，且任何时候只有一个为为0，就可轮流收发数据，互不干扰。这种连接方式称，就可轮流收发数据，互不干扰。这种连接方式称总线结构。总线结构。EN=0，设备向数据总线发送数据；，设备向数据总线发送数据；EN=1，设备接受数据总线传来，设备接受数据总线传来的数据。的数据。3.4.5 3.4.5 使用使用CMOSCMOS电路的注意事项电路的注意事项绝缘层很薄，其耐压约100V，极易击穿。在CMOS电路的输入端设置保护电路，但由于保护二极管和限流电阻的几何尺寸有限，其所能承受的静电电压和脉冲功率是有一定限度的。所以在CMOS电路的使用中还要注意以下事项：一、输入电路的静电保护一、输入电路的静电保护在存储和运输CMOS器件时，不要使用易产生静电的材料包装，最好采用金属屏蔽层作包装材料或用导电橡胶将全部输入脚短接。二、组装调试电路时注意的问题二、组装调试电路时注意的问题在组装调试电路时，烙铁、测试仪表、工作台面等应良好接地。操作人员的服装、手套等应选用无静电的材料制作。在通电状态下不能拆装器件或印刷板，器件插入或拔出插座之前，应关闭电源。三、多余输入端的处理三、多余输入端的处理由于CMOS门的输入阻抗极高，未用输入端不能悬空。在实际应用中，依据逻辑门的功能将闲置端接固定电位是经常采用的有效方法。例如，将与门、与非门的多余输入端接高电平，而将或门、或非门的多余输入端接低电平。低速场合也可以将CMOS门电路的多余输入端和使用的信号输入端并接使用。3.4.6 CMOS3.4.6 CMOS电路产品系列和主要参数电路产品系列和主要参数 CMOS集成电路广泛应用于超大规模、甚大规模集成电路中。标准化、系列化产品如下：4000系列74HC 74HCT74AHC 74AHCT速度慢与TTL不兼容抗干扰功耗低74LVC 74ALVC速度加快与TTL兼容负载能力强抗干扰功耗低速度两倍于74HC与TTL兼容负载能力强抗干扰功耗低低(超低)电压速度更加快与TTL兼容负载能力强抗干扰功耗低CMOS多余输入端的处理多余输入端的处理多余输入端不能悬空与门、与非门：多余输入端接高电平或门、或非门：多余输入端接低电平低速场合也可以将CMOS门电路的多余输入端和使用的信号输入端并接使用3.5 TTL门电路门电路 数字集成电路可以分为两大类。一类为MOS(Metal Oxide Semiconductor)集成电路，其有源器件采用金属氧化物半导体场效应管，主要讲了CMOS类型。另一类为双极型晶体管集成电路，它主要是晶体管晶体管逻辑(TTL-Transistor Transistor Logic)。3.5.1 TTL3.5.1 TTL反相器的电路结构和工作原理反相器的电路结构和工作原理设v vI I=3.4V=3.4VV VB1B1=V VBC1BC1+V VBE2BE2+V VBE3BE3 =(0.7+0.7+0.7)V=2.1V=(0.7+0.7+0.7)V=2.1V（箝位），（箝位），T T1 1的的e e结反偏，结反偏，c c结结正偏，处于倒置正偏，处于倒置工作状态工作状态输出输出V VC3C3=0.2V V=0.2V V0 0=0.2V=0.2VV VC2C2=V VCES2CES2+V VB3B3=(0.2+0.7)V=0.9V=(0.2+0.7)V=0.9V，则，则V VB4B4=V VC2C2=0.9V=0.9V作用于作用于T T4 4的的e e结和二极管的串联支路的电压为结和二极管的串联支路的电压为V VC2C2-V VO O=(0.9-0.2)V=0.7V=(0.9-0.2)V=0.7V，则，则T T4 4及及D D均截止均截止输入为高电平，输出为低电平输入为高电平，输出为低电平 。一、电路结构一、电路结构v vI I=0.2V=0.2VV VB1B1=(0.2+0.7)V=0.9V=(0.2+0.7)V=0.9V，T1T1的的发射发射结导结导通。通。V VB1B1作用于作用于T T1 1 的集电的集电结、结、T2T2和和T3T3的的发射发射结支路上，结支路上，T T2 2，T T3 3显然截止，则显然截止，则 V VC3C3（V V0 0）为高电平。）为高电平。Vcc通过通过Rc2 向向T4 4提供提供基极基极电流使电流使T4 4及及D导通导通，则，则v vo o V Vcccc-V VBE4BE4-V VD D=(5-0.7-0.7)=3.6V=(5-0.7-0.7)=3.6V输入为低电平，输出为高电平输入为低电平，输出为高电平 。二、电压传输特性二、电压传输特性电压传输特性：截止段；线性段；转折段和饱和段。三、输入噪声容限三、输入噪声容限3.5.2 TTL3.5.2 TTL反相器的静态输入特性和输出特性反相器的静态输入特性和输出特性一、输入特性是指输入电流与输入电压之间的关系曲线。一、输入特性是指输入电流与输入电压之间的关系曲线。二、输出特性二、输出特性1、高电平输出特性、高电平输出特性2、低电平输出特性、低电平输出特性1）、扇入数：取决于输入端的个数。）、扇入数：取决于输入端的个数。三输入端的与非门三输入端的与非门 Ni=3 2）、扇出数：以）、扇出数：以TTL与非门与非门带同类门为例带同类门为例 负载电流从外电路流入与非门负载电流从外电路流入与非门-灌电流负载灌电流负载 负载电流从与非门流向外电路负载电流从与非门流向外电路-拉电流负载拉电流负载补充：补充：TTL电路扇入与扇出数的计算电路扇入与扇出数的计算（1 1）灌电流负载灌电流负载 负载门的个数增加，灌负载门的个数增加，灌电流增大，使电流增大，使T3 3脱离饱和，脱离饱和，输出低电平升高。把允许灌输出低电平升高。把允许灌入输出端的电流定义为入输出端的电流定义为输出输出低电平电流低电平电流I IOLOLN NOLOL称为输出低电平时的扇出系数。称为输出低电平时的扇出系数。（2 2）拉电流负载拉电流负载 NOH称为称为输出高电平时的扇出系数输出高电平时的扇出系数。拉拉电电流流增增大大时时，RC4C4上上的的压压降降增增大大，会会使使输输出出高高电电平平降降低低。把把允允许许拉拉出出输输出出端端的的电电流流定定义义为为输输出出高高电平电流电平电流I IOHOH。3.5.3 TTL3.5.3 TTL反相器的动态特性反相器的动态特性一、传输延迟时间一、传输延迟时间1.1.现象现象2.2.原因：结电容、分布电容原因：结电容、分布电容（b）负脉冲噪声容限（a）正脉冲噪声容限二、交流噪声容限二、交流噪声容限三、电源的动态尖峰电流三、电源的动态尖峰电流2.动态尖峰电流动态尖峰电流3.5.4 3.5.4 其他类型的其他类型的TTLTTL门电路门电路一、其他逻辑功能的门电路一、其他逻辑功能的门电路1.1.与非门与非门 多发射极三极管在功能上相当于多个三极管的并联运用。每一个发射极能各自独立地形成正偏置的发射结，并可使三极管进入放大或饱和区。采用多发射极管提高工作速度 2.2.或非门或非门:Y=(A+B):Y=(A+B)3.3.与或非门与或非门:Y=(AB+CD):Y=(AB+CD)4.4.异或门异或门Y=ABY=AB+A+AB BA B T4 T5 T6 T7 T8 T9 Y0 0 截止 截止 截止 导通 截止 导通 00 1 导通 截止 截止 截止 导通 截止 11 0 截止 导通 截止 截止 导通 截止 11 1 导通 导通 导通 截止 截止 导通 0A B Y0 0 00 1 11 0 11 1 0二、集电极开路的门电路二、集电极开路的门电路（OC门）门）G1的的T4 到到G2 的的T5形成一条低阻形成一条低阻通路，产生很大的电流烧毁器件通路，产生很大的电流烧毁器件。1.OC门的结构特点门的结构特点2.OC门实现的线与门实现的线与（1 1）实现线与实现线与 OC门主要有以下几方面的应用：门主要有以下几方面的应用：（2 2）实现电平转换实现电平转换（3 3）用做驱动器用做驱动器3.外接负载电阻外接负载电阻RL的计算的计算RL的选取保证输出高电平时，不低于输出高电平的最小值UOHmin；输出低电平时，不高于输出低电平的最大值UOLmax。当所有OC门都为截止状态(输出高电平)时，流过RL的电流如图所示。OC门与OD门外接电阻的不同之处：OC门多个负载门输入端并联时，低电平输入电流的数目等于负载门的个数。其他情况都等于输入端的数目三、三态输出门三、三态输出门三态门的用途：计算机总线和数据传输。三态门的用途：计算机总线和数据传输。任何时刻只能有一个控制端有任何时刻只能有一个控制端有效，即只有一个门处于数据传效，即只有一个门处于数据传输，其它门处于禁止状态输，其它门处于禁止状态当当EN=1时时，门门1工工作作，门门2禁禁止止，数数据据从从左左送送到到右右；EN=0时时，门门1禁禁止止，门门2工工作，数据从右送到左。作，数据从右送到左。集集成成TTLTTL门门电电路路是是通通过过特特殊殊工工艺艺方方法法将将所所有有电电路路元元件件制制造造在在一一个个很很小小的的硅硅片片上上，其其优优点点是是体体积积小小、重重量量轻轻、功功耗耗小小、成成本本低低、使使用用起起来来焊焊点点少少、可可靠靠性提高。性提高。3.5.5 TTL集成电路的各种系列及使用常识集成电路的各种系列及使用常识、7474系系列列中中速速TTL器器件件。其其典典型型电电路路与与非非门门的的平平均均传传输输时时间间tpd10ns，平均功耗，平均功耗P10mW。、7474H系系列列高高速速TTL系系列列。其其典典型型电电路路与与非非门门的的平平均均传传输输时间时间tpd6ns，平均功耗，平均功耗P22mW。、7474S系系列列肖肖特特基基TTL系系列列，进进一一步步提提高高了了速速度度。其其典典型型电路与非门的平均传输时间电路与非门的平均传输时间tpd3ns，平均功耗，平均功耗P19mW。、74LS系系列列低低功功耗耗肖肖特特基基系系列列。其其典典型型电电路路与与非非门门的的平平均传输时间均传输时间tpd9ns，平均功耗，平均功耗P2mW。74AS系列系列为先进肖特基系列为先进肖特基系列74ALS系列系列为先进低功耗肖特基系列为先进低功耗肖特基系列引线排列从左下角引线排列从左下角 开始开始,逆时针计算逆时针计算 缺口标记缺口标记17814绝大多数右下角GND绝大多数左上角Vcc 74LS00是在一个封装内有四个相同的与非门。其外形如图所示。正视图集成与非门集成与非门74LS0074LS00常用常用TTLTTL逻辑门电路逻辑门电路名称名称国际常用系列型号国际常用系列型号国产部标型号国产部标型号说明说明四四2 2输入与非门输入与非门74LS0074LS00T1000T1000四四2 2输入或门输入或门四四2 2异或门异或门四四2 2输入或非门输入或非门四四2 2输入与门输入与门双双4 4输入与非门输入与非门双双4 4输入与门输入与门六反相器六反相器8 8输入与非门输入与非门74LS3274LS3274LS0274LS0274LS0874LS0874LS8674LS8674LS2174LS2174LS2074LS2074LS3074LS3074LS0474LS04T186T186T1008T1008T1086T1086T1021T1021T1002T1002一个组件内部有四一个组件内部有四个门，每个门有两个门，每个门有两个输入端一个输出个输入端一个输出端。端。一个组件内有两个门，一个组件内有两个门，每个门有每个门有4 4个输入端。个输入端。只一个门，只一个门，8 8个输入端。个输入端。有有6 6个反相器。个反相器。TTL TTL门电路芯片简介门电路芯片简介TTL门电门电路多余路多余输输入端的入端的处处理理1.与非门（a）通过电阻接5V电源（b）接逻辑1（c）与有用端并接（d）悬空（相当于逻辑1）（d）接法不可靠，因为悬空的输入端容易受到干扰，导致工作不可靠。2.或非门（a）接逻辑0（接地）（b）与有用端并接3.6 CMOS电路与电路与TTL电路的连接电路的连接 TTL电路和CMOS电路接口时，无论是用TTL电路驱动CMOS电路还是用CMOS电路驱动TTL电路，驱动门都必须为负载门提供合乎标准的高、低电平和足够的驱动电流。表 TTL、CMOS电路的输入、输出特性参数 本章小结本章小结1 1、二极管与门、或门和三极管非门，是集成逻辑门电路的基础。、二极管与门、或门和三极管非门，是集成逻辑门电路的基础。2 2、目前普遍使用的数字集成电路主要有两大类，一类由目前普遍使用的数字集成电路主要有两大类，一类由NPN型三极管组成，简称型三极管组成，简称TTL集成电路；另一类由集成电路；另一类由MOSFET构成，简称构成，简称MOS集成电路。集成电路。3、TTL集成逻辑门电路的输入级采用多发射极三级管、输出级采用达林顿结构，这集成逻辑门电路的输入级采用多发射极三级管、输出级采用达林顿结构，这不仅提高了门电路的开关速度，也使电路有较强的驱动负载的能力。在不仅提高了门电路的开关速度，也使电路有较强的驱动负载的能力。在TTL系列中，系列中，除了有实现各种基本逻辑功能的门电路以外，还有集电极开路门和三态门。除了有实现各种基本逻辑功能的门电路以外，还有集电极开路门和三态门。4、MOS集成电路常用的是集成电路常用的是CMOS门电路。与门电路。与TTL门电路相比，它的优点是功耗低，门电路相比，它的优点是功耗低，扇出数大，噪声容限大，开关速度与扇出数大，噪声容限大，开关速度与TTL接近，已成为数字集成电路的发展方向。接近，已成为数字集成电路的发展方向。5、为了更好地使用数字集成芯片，应熟悉、为了更好地使用数字集成芯片，应熟悉TTL和和CMOS各个系列产品的外部电气特各个系列产品的外部电气特性及主要参数，还应能正确处理多余输入端，能正确解决不同类型电路间的接口问题性及主要参数，还应能正确处理多余输入端，能正确解决不同类型电路间的接口问题及抗干扰问题。及抗干扰问题。