时序逻辑学习教案.pptx

时序时序(sh x)逻辑逻辑第一页，共85页。2 2时时 序序逻辑电路逻辑电路寄存器和移位寄存器和移位(y wi)寄寄存器存器计数器计数器顺序顺序(shnx)脉冲脉冲发生器发生器分析分析(fnx)设计设计教学要求教学要求：1.会使用移位寄存器组件会使用移位寄存器组件；2.会分析和设计计数器电路。会分析和设计计数器电路。3.掌握集成计数器和移位寄存器的应用掌握集成计数器和移位寄存器的应用*第1页/共85页第二页，共85页。3 36.46.4常用时序逻辑器件常用时序逻辑器件 6.4.16.4.1计数器分类计数器分类(fn li)(fn li)一、集成二进制计数器一、集成二进制计数器 二、集成非二进制计数器二、集成非二进制计数器 三、集成计数器的应用三、集成计数器的应用6.4.4 6.4.4 寄存器寄存器举例举例第2页/共85页第三页，共85页。4 41.计数器的作用计数器的作用(zuyng)记忆输入脉冲记忆输入脉冲(michng)的个数；用于定时、的个数；用于定时、分频、产生节拍脉冲分频、产生节拍脉冲(michng)及进行数字及进行数字运算等等。运算等等。2.计数器的分类计数器的分类(fn li)按工作方式分：按工作方式分：同步计数器和异步计数器。同步计数器和异步计数器。按功能分：按功能分：加法计数器、减法计数器和可逆计数器。加法计数器、减法计数器和可逆计数器。按计数器的计数容量按计数器的计数容量(或称模数或称模数)来分：来分：各种不同的计各种不同的计数器，如二进制计数器、十进制计数器、二十进制计数器，如二进制计数器、十进制计数器、二十进制计数器等等。数器等等。6.4.1 计数器的功能和分类计数器的功能和分类计数器的功能和分类计数器的功能和分类第3页/共85页第四页，共85页。5 5一、集成一、集成一、集成一、集成(j chn)(j chn)(j chn)(j chn)二进制计数器二进制计数器二进制计数器二进制计数器1.41.4位二进制同步位二进制同步(tngb)(tngb)加法加法计数器计数器741617416174161的状态图和时序(sh x)图：CPCPQ Q0 0Q Q1 1Q Q2 2Q Q3 30000000100100011010001010110011010001111111011011100101110101001Q3Q2Q1Q0第4页/共85页第五页，共85页。6 64 4 4 4位二进制同步加法位二进制同步加法位二进制同步加法位二进制同步加法(jif)(jif)(jif)(jif)计数器计数器计数器计数器74161741617416174161内部电路内部电路内部电路内部电路R RC1C1&Q Q1J1J1K1K&113 3Q Q&Q Q&R RC1C11J1J1K1K&112 2Q Q&Q Q&R RC1C11J1J1K1K&111 1Q Q&Q Q&R RC1C11J1J1K1K&110 0Q Q0 0D D1 1&1 1EPEPETET1 11 1D D2 2D D3 3D DCPCPLDLDRDRDRCORCO第5页/共85页第六页，共85页。7 7 异异异异 步步步步 清清清清 零零零零(qn(qn(qn(qn ln);ln);ln);ln);计计 数数(j(j sh)sh)；同同步步(tngb)(tngb)并并行行预预置数；置数；RCO为进位输出端。为进位输出端。保持。保持。模模16加法计加法计数数HHHH保持保持,RCO=0LHHH 保保 持持HLHH予予 置置LH异步清异步清0L功功 能能EPETLDRDCP两种保持方式两种保持方式41235671516CPD0D1D2GNDQ3Q2Q1Vcc74161891011121413RD3DDLEPETQ0RCO第6页/共85页第七页，共85页。8 8QCPQ0Q21Q3LDLDRDRDDD0D21D3EPEPETETRCORCO121314150120清零清零异步异步同步同步置数置数加法计数加法计数保持保持第7页/共85页第八页，共85页。9 9应用应用应用应用(yngyng)(yngyng)(yngyng)(yngyng)组成组成组成组成(z chn)(z chn)任意进制计数器任意进制计数器任意进制计数器任意进制计数器 N N次分频器次分频器次分频器次分频器frequency frequency division division 74161的状态图和时序(sh x)图：0000000100100011010001010110011010001111111011011100101110101001Q3Q2Q1Q0CPCPQ Q0 0Q Q1 1Q Q2 2Q Q3 3第8页/共85页第九页，共85页。1010在在N1（5）时将时将LD变为变为0QCQBQA101LD0，但，但CR=1置零置零0000000100100011010011001011101010011000010101100111111111101101QDQCQBQA1.1.置数法置数法parallel load parallel load（利用（利用(lyng)LD(lyng)LD端）端）例：利用例：利用(lyng)74161构成六进制计数构成六进制计数器器74161QDQCQBQACPLDACBDCR1ETEP1第9页/共85页第十页，共85页。1111预置预置(y zh)16N（10）到计数）到计数器器CO1LD0 CR=11.1.1.1.置数法（利用置数法（利用置数法（利用置数法（利用(lyng)LD(lyng)LD(lyng)LD(lyng)LD端）端）端）端）0000000100100011010011001011101010011000010101100111111111101101QDQCQBQA 1 0 1 011CO74161QDQCQBQACPLDDBCACR1ETEP第10页/共85页第十一页，共85页。1212预预置置(y zh)（3）到到计计数数器器，M=8时时LD=0,CR=1(a)(a)置数法（利用置数法（利用置数法（利用置数法（利用(lyng)LD(lyng)LD端）端）端）端）0000000100100011010011001011101010011000010101100111111111101101QDQCQBQA0 0 1 1CO74161QDQCQBQACPLDDBCACR1ETEP11第11页/共85页第十二页，共85页。1313QCQBQA110，CR0，强强迫迫置置0,因因此此存存在在(cnzi)毛刺（毛刺（QB）2.2.清零清零清零清零(qn ln)(qn ln)法（复位法）法（复位法）法（复位法）法（复位法）（利用（利用（利用（利用CRCR端）端）端）端）0000000100100011010011001011101010011000010101100111111111101101QDQCQBQACO74161QDQCQBQACPLDDBCACR1ETEP1第12页/共85页第十三页，共85页。1414CPCPQ Q0 0Q Q1 1Q Q2 2Q Q3 3毛刺毛刺(moc)000 001 010 011 100 101 110第13页/共85页第十四页，共85页。1515(2)(2)、集成、集成(j chn)(j chn)计计数器数器7416374163逻辑逻辑(lu j)符符号号D0 D1 D2 D3Q0 Q1 Q2 Q3CT COCT 74163CP LDCR模模1616加法计数加法计数H HH HH HH H保持，但保持，但CO=0CO=0L LH HH HH H 保保 持持H HL LH HH H预预 置置 数数L LH H同步清同步清0 0L L功功 能能CTCTP PCTCTT TLDLDCRCRCPCP7416374163功能表功能表7416374163芯片引脚图及功能和芯片引脚图及功能和7416174161同，唯一区别：同，唯一区别：7416374163是是同步清同步清0 0，即，即 时，输入一个时，输入一个CPCP，各触发器才能清，各触发器才能清0 0。第14页/共85页第十五页，共85页。1616（3 3）4 4位二进制同步位二进制同步位二进制同步位二进制同步(tngb)(tngb)可逆计数器可逆计数器可逆计数器可逆计数器reversible reversible counter 74191counter 74191 7419141235671516Vcc8910111214133D0Q1GNDD1END/UQ3Q2QD2LDMAX/MINRCOCP0D 74191LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q1 191EWB91EWB第15页/共85页第十六页，共85页。1717二、集成二、集成(j chn)(j chn)非二进制计数器非二进制计数器N N进制计数器又称进制计数器又称模模模模N计数器计数器modulemodule。当当N=2n时时，就就是是(jish)前前面面讨讨论论的的n位位二二进制计数器；进制计数器；当当N2n时时，为为非非二二进进制制计计数数器器。非非二二进进制制计计数数器器中中最最常常用用(chn yn)的的是是十十进进制制计计数器。数器。第16页/共85页第十七页，共85页。18181 1 1 1集成集成集成集成(j chn)(j chn)(j chn)(j chn)十进制计数器举十进制计数器举十进制计数器举十进制计数器举例例例例（1 1 1 1）8421BCD8421BCD8421BCD8421BCD码同步码同步码同步码同步(tngb)(tngb)(tngb)(tngb)加法计数器加法计数器加法计数器加法计数器74160741607416074160RCO=0RCO=041235671516CPD0D1D2GNDQ3Q2Q1Vcc74160891011121413RD3DDLEPETQ0RCOQ3Q2ETCPD0D1D2D3RCOQ1Q0EPRDLD74160第17页/共85页第十八页，共85页。1919（2 2 2 2）二）二）二）二五五五五十进制异步加法十进制异步加法十进制异步加法十进制异步加法(jif)(jif)(jif)(jif)计数器计数器计数器计数器742907429074290742907429074290包包含含(bohn)(bohn)一一个个独独立立的的1 1位位二二进进制制计计数数器器和和一一个独立的异步五进制计数器。个独立的异步五进制计数器。RQC1C1RQC11KCP2R1K1J1J1J1J1KQ1KRC1Q&SS&3Q0Q1QQ2R0(1)R9(1)R9(2)CP1R0(2)第18页/共85页第十九页，共85页。202074290框图(kungt)和 逻辑电路图（c c）框图）框图(kungt)(kungt)M1 =2M2=5CP0CP1 S 9(1)S 9(2)R 0(1)R 0(2)Q0 Q1 Q2 Q3二二 进进 制制 计计 数数 器器 的的 时时 钟钟(shzhng)(shzhng)输输入入端端为为CP0CP0，输输出端为出端为Q0Q0；五五 进进 制制 计计 数数 器器 的的 时时 钟钟(shzhng)(shzhng)输输入入端端为为CP1CP1，输输出端为出端为Q1Q1、Q2Q2、Q3Q3。如如果果将将Q0 0与与CP1 1相相连连，CP0 0作作时时钟钟脉脉冲冲输输入入端端，Q0 0Q3 3作作输输出出端端，则则为为84218421BCD码码十十进进制制计数器。计数器。第19页/共85页第二十页，共85页。2121 74290的功能(gngnng)：异步清零异步清零(qn ln)(qn ln)。异步置数（置异步置数（置9 9）。）。计数。计数。2-5-102-5-10进制进制290EWB290EWB 74LS2904123567 7GNDGND9(1)9(1)NCNC9(2)9(2)NCNCQ Q1 1Q Q2 213138 89 91010111112121414VccVcc0(1)0(1)0(2)0(2)2 21 1Q Q3 3Q Q0 0CPCPCPCPR RR RR RR R第20页/共85页第二十一页，共85页。2222实现(shxin)8421、5421码模10计数CPCP0CP1Q0 Q1 Q2 Q3742900 0 0 0 1 2 4 8S9（1）S9（2）R0（1）R0（2）CPCP1CP074290Q0 Q1 Q2 Q35 1 2 40 0 0 0S9（1）S9（2）R0（1）R0（2）第21页/共85页第二十二页，共85页。2323三、集成三、集成三、集成三、集成(j chn)(j chn)(j chn)(j chn)计数计数计数计数器的应用器的应用器的应用器的应用1.1.组成任意（组成任意（组成任意（组成任意（N N）进制计数）进制计数）进制计数）进制计数(j sh)(j sh)器器器器 N N次分频器次分频器次分频器次分频器假如需要的是假如需要的是假如需要的是假如需要的是MM进制计数进制计数进制计数进制计数(j sh)(j sh)器，这时有器，这时有器，这时有器，这时有MNMNMN两种情况，两种情况，两种情况，两种情况，（1 1）MN MNMN的情况的情况(qngkung)(qngkung)必须用多片必须用多片N进制组合起来，进制组合起来，构成构成M进制。各级之间连接进制。各级之间连接(linji)方式：方式：1）串行进位（异步级联）：）串行进位（异步级联）：低位片的进位输出作高片的低位片的进位输出作高片的CP。2）并行进位（同步级联）：）并行进位（同步级联）：低片的进位作高片的低片的进位作高片的ET、EP。3）整体清零）整体清零4）整体置位（数）整体置位（数）第26页/共85页第二十七页，共85页。2828 例例例例：用用用用 两两两两 片片片片 7419174191采采采采 用用用用 异异异异 步步步步 级级级级 联联联联 方方方方 式式式式(fngsh)(fngsh)构成构成构成构成8 8位二进制计数器。位二进制计数器。位二进制计数器。位二进制计数器。1 1 1 1）异步级联（串行进位）异步级联（串行进位）异步级联（串行进位）异步级联（串行进位(jnwi)(jnwi)(jnwi)(jnwi)）RCORCOMAX/MINMAX/MINLDLD3 3Q Q2 2Q QD/UD/UENENCPCP0 0D D1 1D D2 2D D3 3D D1 1Q Q0 0Q Q74191(1)74191(1)计数脉冲计数脉冲D/UENL0 01 13 3 2 2Q Q Q Q Q Q Q QQ Q6 6Q Q7 7Q Q4 4Q Q5 5DLDLD3 3Q Q2 2Q QD/UD/UENENCPCP0 0D D1 1D D2 2D D3 3D D1 1Q Q0 0Q Q74191(2)74191(2)RCORCOMAX/MINMAX/MIN第27页/共85页第二十八页，共85页。2929例例：用用两两片片4 4位位二二进进制制加加法法计计数数器器7416174161采采用用(ciyng)(ciyng)同同步步级级联联方方式式构构成成的的8 8位位二二进进制制同同步步加加法法计计数数器器，模模为为1616=2561616=256。2 2 2 2）同步）同步）同步）同步(tngb)(tngb)(tngb)(tngb)级联级联级联级联(并行进位）并行进位）并行进位）并行进位）1计数脉冲计数脉冲清零脉冲清零脉冲ETCP0D1D2D3DRCO74161(1)EPRDDL1Q3 Q2 Q1 Q0ETCP0D1D2D3DRCO74161(2)EPRDDL1Q3 Q2 Q1 Q0Q3 Q2 Q1 Q0Q3 Q2 Q1 Q0第28页/共85页第二十九页，共85页。30303 3 3 3）整体）整体）整体）整体(zhngt)(zhngt)(zhngt)(zhngt)清零清零清零清零例例例例 1 1 1 1 用用用用74160741607416074160组成组成组成组成(z chn)48(z chn)48(z chn)48(z chn)48进制计进制计进制计进制计数器。数器。数器。数器。解：因为解：因为(yn wi)N(yn wi)N4848，而，而7416074160为模为模1010计数器，所计数器，所以要用两片以要用两片7416074160构成此计数器。构成此计数器。先将两芯片采用同步级联方式连接成先将两芯片采用同步级联方式连接成100100进制计数器，然后进制计数器，然后再用整体清零法组成再用整体清零法组成4848进制计数器。进制计数器。EWBEWB1计数脉冲计数脉冲ETCP0D1D2D3DRCO74160(1)EPRDDL1ETCP0D1D2D3DRCO74160(2)EPRDDL1Q3 Q2 Q1 Q0Q3 Q2 Q1 Q0&第29页/共85页第三十页，共85页。3131例例例例 2 2 2 2 用用用用74161741617416174161组成组成组成组成(z chn)174(z chn)174(z chn)174(z chn)174进制进制进制进制计数器。计数器。计数器。计数器。（174174）D=D=（1010111010101110）B B，当，当Q7Q6Q5Q4Q3Q2Q1Q0=10101110Q7Q6Q5Q4Q3Q2Q1Q0=10101110，即当，即当Q7Q5Q3Q2Q1Q7Q5Q3Q2Q1分别是分别是1 1时，反馈时，反馈(fnku)(fnku)清零，如清零，如图。图。Q Q0 0 Q Q1 1 Q Q2 2 Q Q3 3 Q Q4 4 Q Q5 5 Q Q6 6 Q Q7 7 异步清零异步清零(qn ln)，N进制就从进制就从N反馈译码；反馈译码；同步清零同步清零(qn ln)，N进制就丛进制就丛N-1反馈译码反馈译码第30页/共85页第三十一页，共85页。3232整体整体整体整体(zhngt)(zhngt)置数置数置数置数先将两片先将两片先将两片先将两片N N进制计数器级联接成一个进制计数器级联接成一个进制计数器级联接成一个进制计数器级联接成一个(y)(y)大大大大于于于于MM进制的计数器（如进制的计数器（如进制的计数器（如进制的计数器（如NNNN），后在选定的某），后在选定的某），后在选定的某），后在选定的某一状态下译出一状态下译出一状态下译出一状态下译出LD=0LD=0信号，将两个信号，将两个信号，将两个信号，将两个N N进制计数进制计数进制计数进制计数器同时置入适当数据，跳过多余状态，获得器同时置入适当数据，跳过多余状态，获得器同时置入适当数据，跳过多余状态，获得器同时置入适当数据，跳过多余状态，获得MM进制计数器。进制计数器。进制计数器。进制计数器。第31页/共85页第三十二页，共85页。3333举例举例举例举例(j l)(j l)：用：用：用：用7416174161组成组成组成组成174174进制计数器（整体置数法）进制计数器（整体置数法）进制计数器（整体置数法）进制计数器（整体置数法）161161是同步预置数，用进位输出是同步预置数，用进位输出RCORCO反馈反馈(fnku)(fnku)预预置数：置数：256-174=82256-174=82，即把，即把（8282）D=D=（0101001001010010）B B从两片从两片161161的并行输入数的并行输入数据端送入即可。如图据端送入即可。如图Q Q0 0 Q Q1 1 Q Q2 2 Q Q3 3 Q Q4 4 Q Q5 5 Q Q6 6 Q Q7 7 作业作业(zuy)：P153：6.1.1、6.3.2、6.4.1、6.4.2、6.4.4、5、6、7、8、9第32页/共85页第三十三页，共85页。3434在在QDQCQBQA 0110 时立即时立即(lj)清零清零。在在QDQCQBQA 0101 时时 准准备备(zhnbi)清零清零。ETEPRCA B C DQBQCQDQALDCLR74LS163&+5VCP比较比较比较比较(bjio)(bjio)用用用用74LS29074LS290与用与用与用与用74LS16374LS163构成六进制构成六进制构成六进制构成六进制计数器计数器计数器计数器:CPBCPAQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS290CP计数 脉冲第33页/共85页第三十四页，共85页。3535(1).需要需要(xyo)两片两片74LS163；(2).为了提高为了提高(t go)运算速度，使用同步计数方式。运算速度，使用同步计数方式。应该在应该在 QDQCQBQA QDQCQBQA 0001 0111 时准备清零。时准备清零。,QDQCQBQA QDQCQBQA CLR=例例例例2 2：用：用：用：用74LS16374LS163构成构成构成构成(guchng)(guchng)二十四进制计数二十四进制计数二十四进制计数二十四进制计数器。器。器。器。23=23=（1717）H H时清时清0 0+5VCPETEPCOA B C DQBQCQDQALDCLR74LS163COQBQCQDQALDCLR74LS163+5V,CLR11A B C DETEP第34页/共85页第三十五页，共85页。36362.2.2.2.组成组成组成组成(z chn)(z chn)(z chn)(z chn)分频器分频器分频器分频器例例例例 某石英晶体振荡器输出某石英晶体振荡器输出某石英晶体振荡器输出某石英晶体振荡器输出(shch)(shch)脉冲信号的频率为脉冲信号的频率为脉冲信号的频率为脉冲信号的频率为32768Hz32768Hz，用，用，用，用7416174161组成分频器，将其分频为频率为组成分频器，将其分频为频率为组成分频器，将其分频为频率为组成分频器，将其分频为频率为1Hz1Hz的脉冲信号。的脉冲信号。的脉冲信号。的脉冲信号。解：解：因为因为32768=215，经，经15级二分频，就可获得频级二分频，就可获得频率为率为1Hz的脉冲信号。因此将四片的脉冲信号。因此将四片74161级联，从高级联，从高位位(o wi)片（片（4）的）的Q2输出即可。输出即可。1f=1Hzf=32768Hz Q3Q2Q1Q01CPEPRCOETRDD0D1L2D3DD74161(1)1 Q3Q2Q1Q011 Q3Q2Q1Q011 Q3Q2Q1Q01RDD0D1L2D3DDCPEPRCOET74161(4)1CPEPRCOET74161(3)CPEPRCOET74161(2)RDD0D1L2D3DDRDD0D1L2D3DD第35页/共85页第三十六页，共85页。37373 3 3 3组成序列组成序列组成序列组成序列(xli)(xli)(xli)(xli)信号发生器信号发生器信号发生器信号发生器序列序列序列序列(xli)(xli)信号信号信号信号在时钟脉冲作用下产生的在时钟脉冲作用下产生的在时钟脉冲作用下产生的在时钟脉冲作用下产生的一串周期性的二进制信号。一串周期性的二进制信号。一串周期性的二进制信号。一串周期性的二进制信号。例例1 1：如图：如图,74161,74161及门电路构成的时序电路及门电路构成的时序电路,分析分析(fnx)(fnx)功能。功能。其其中中7416174161与与G G1 1构构成成了了一一个个模模5 5计计数数器器。，因因此此，这这是是一一个个0101001010序列信号发生器，序列长度序列信号发生器，序列长度P P=5=5。EWB仿真74161第36页/共85页第三十七页，共85页。3838 例例例例2 2 试用计数器试用计数器试用计数器试用计数器7416174161和数据选择器设计一个和数据选择器设计一个和数据选择器设计一个和数据选择器设计一个(y(y)01100011)01100011序列发生器。序列发生器。序列发生器。序列发生器。解解解解：由由由由于于于于序序序序列列列列长长长长度度度度P=8P=8，故故故故将将将将7416174161构构构构成成成成模模模模8 8计计计计数数数数器器器器，并并并并选选选选用用用用数数数数据据据据(shj)(shj)选选选选择择择择器器器器7415174151产产产产生生生生所所所所需需需需序序序序列列列列，从从从从而而而而得得得得电电电电路路路路如如如如图图图图所示。所示。所示。所示。EWB仿真(fn zhn)第37页/共85页第三十八页，共85页。39394 4组成组成组成组成(z chn)(z chn)脉冲脉冲脉冲脉冲分配器分配器分配器分配器EWB仿真(fn zhn)产生(chnshng)节拍脉冲CPCPQ Q0 0Q Q1 1Q Q2 2Y Y0 0Y Y1 1Y Y2 2Y Y3 3Y Y4 4Y Y5 5Y Y6 6Y Y7 7001 Y0Y1Y2Y3Y4Y5Y6Y7 741381CPCP7416074160DD2DDLRD03CPETEPD1RCO1A2 A1 A01Q3Q2Q1Q0第38页/共85页第三十九页，共85页。4040在数字电路中，用来存放二进制数据或代码在数字电路中，用来存放二进制数据或代码(di m)的电的电路称为寄存器路称为寄存器(Register)。寄存器是由具有存储寄存器是由具有存储(cn ch)功能的触发器组合功能的触发器组合起来构成的。起来构成的。一个触发器可以存储一个触发器可以存储(cn ch)1位位二进制代码，存放二进制代码，存放n位二进制代码的寄存器，需用位二进制代码的寄存器，需用n个个触发器来构成。触发器来构成。按按照照功功能能的的不不同同，可可将将寄寄存存器器分分为为基基本本寄寄存存器器和和移移位位寄寄存存器器两两大大类类。基基本本寄寄存存器器只只能能并并行行送送入入数数据据，需需要要时时也也只只能能并并行行输输出出(shch)。移移位位寄寄存存器器中中的的数数据据可可以以在在移移位位脉脉冲冲作作用用下下依依次次逐逐位位右右移移或或左左移移，数数据据既既可可以以并并行行输输入入、并并行行输输出出(shch)，也也可可以以串串行行输输入入、串串行行输输出出(shch)，还还可可以以并并行行输输入入、串串行行输输出出(shch)，串串行行输输入入、并并行行输输出出(shch)，十分灵活，用途也很广。，十分灵活，用途也很广。6.2 寄存器寄存器第39页/共85页第四十页，共85页。4141一、锁存器一、锁存器(Latch)锁存器是一种能存储数据的时序电路器件。在使能端有锁存器是一种能存储数据的时序电路器件。在使能端有效效(yuxio)状态，能够接受输入端的数据。状态，能够接受输入端的数据。(1)8位锁存器位锁存器74LS3738Q1Q8D1DGOE74LS373(2)8位可寻址锁存器位可寻址锁存器74LS259Q7Q0DAGCr74LS259BC使能使能输出输出(shch)控制控制端端清除清除(qngch)数据数据输入输入地址地址第40页/共85页第四十一页，共85页。4242二二二二、数数数数码码码码寄寄寄寄存存存存器器器器存存存存储储储储(cn(cn ch)ch)二二二二进进进进制制制制数数数数码码码码的的的的时时时时序电路组件序电路组件序电路组件序电路组件集集 成成(j chn)数数 码码 寄寄 存存 器器74LSl75：1DRC1FFQ01DRC1QQR1DC1QRC11D0Q0Q1FFQ11Q2FFQ22Q3FFQ33Q1CPD3012DD1DRDD0D3是是并并行行(bngxng)数数据据输输入入端端，CP为为时时钟钟脉脉冲冲端。端。Q0Q3是并行数据输出端。是并行数据输出端。异异步步清清零零控制端。控制端。第41页/共85页第四十二页，共85页。434374LS17574LS175的功能的功能(gngnng):(gngnng):CRCR是是是是异异异异步步步步清清清清零零零零(qn(qn ln)ln)控制端。控制端。控制端。控制端。D0D3是并行是并行(bngxng)数据输入端，数据输入端，CP为时钟脉冲端。为时钟脉冲端。Q0Q3是并行数据输出端。是并行数据输出端。清零清零时钟时钟输输 入入输输 出出工作模式工作模式RDCPQ3 Q2 Q1 Q0D3 D2 D1 D00 0 0 0 01 D3 D2 D1 D0 D3 D2 D1 D0 1 1 1 0 保保 持持保保 持持异步清零异步清零数码寄存数码寄存数据保持数据保持数据保持数据保持第42页/共85页第四十三页，共85页。4444三、移位三、移位三、移位三、移位(y wi)(y wi)(y wi)(y wi)寄存器寄存器寄存器寄存器shift register shift register shift register shift register 移移移移位位位位寄寄寄寄存存存存(jcn)(jcn)(jcn)(jcn)器器器器不不不不但但但但可可可可以以以以寄寄寄寄存存存存(jcn)(jcn)(jcn)(jcn)数数数数码码码码，而而而而且且且且在在在在移移移移位位位位脉脉脉脉冲作用下，寄存冲作用下，寄存冲作用下，寄存冲作用下，寄存(jcn)(jcn)(jcn)(jcn)器中的数码可根据需要向左或向右移动器中的数码可根据需要向左或向右移动器中的数码可根据需要向左或向右移动器中的数码可根据需要向左或向右移动1 1 1 1位。位。位。位。1 1单单向向(dn(dn xin)xin)移移位位寄存器寄存器 （1 1）右移寄存器（）右移寄存器（D触发器组成的触发器组成的4 4位右移寄存器）位右移寄存器）右移寄存器的结构特点：右移寄存器的结构特点：左边触发器的输出端接右邻触发器的输入端。左边触发器的输出端接右邻触发器的输入端。并行输出并行输出4位右移位右移移位寄存器移位寄存器第43页/共85页第四十四页，共85页。4545设移位寄存器的初始状态为设移位寄存器的初始状态为设移位寄存器的初始状态为设移位寄存器的初始状态为00000000，串行输入，串行输入，串行输入，串行输入(shr)(shr)数码数码数码数码DI=1101DI=1101，从高位到低位依次输入，从高位到低位依次输入，从高位到低位依次输入，从高位到低位依次输入(shr)(shr)。其状态表如下：。其状态表如下：。其状态表如下：。其状态表如下：QRC11D1DC1RQ1DC1RQ1DQRC1Q0Q1Q2Q3CPCRID串行输入串行输入串行输出串行输出D0D1D20FF1FF2FF3FF并并 行行 输输 出出D3第44页/共85页第四十五页，共85页。4646右移右移右移右移(yu y)(yu y)寄存器的时序图：寄存器的时序图：寄存器的时序图：寄存器的时序图：由于右移寄存器移位由于右移寄存器移位由于右移寄存器移位由于右移寄存器移位(y wi)(y wi)(y wi)(y wi)的方向为的方向为的方向为的方向为DIQ0Q1Q2Q3DIQ0Q1Q2Q3DIQ0Q1Q2Q3DIQ0Q1Q2Q3，即由低位向高位移，所以又称，即由低位向高位移，所以又称，即由低位向高位移，所以又称，即由低位向高位移，所以又称为上移寄存器。为上移寄存器。为上移寄存器。为上移寄存器。在在4 4个个移移位位脉脉冲冲作作用用(zuyng)(zuyng)下下，输输入入的的4 4位位串串行行数数码码11011101全全部部存存入入了了寄存器中。这种输入方式称为串行输入方式。寄存器中。这种输入方式称为串行输入方式。123456789CPQ0Q1Q23QID1110第45页/共85页第四十六页，共85页。4747（2 2 2 2）左移寄存器）左移寄存器）左移寄存器）左移寄存器 2 2 2 2 双向移位寄存器双向移位寄存器双向移位寄存器双向移位寄存器bidirectional shift register bidirectional shift register bidirectional shift register bidirectional shift register 将右移将右移将右移将右移(yu y)(yu y)(yu y)(yu y)寄存器和左移寄存器组合起来，并引入一控寄存器和左移寄存器组合起来，并引入一控寄存器和左移寄存器组合起来，并引入一控寄存器和左移寄存器组合起来，并引入一控制端制端制端制端S S S S便构成既可左移又可右移便构成既可左移又可右移便构成既可左移又可右移便构成既可左移又可右移(yu y)(yu y)(yu y)(yu y)的双向移位寄存器。的双向移位寄存器。的双向移位寄存器。的双向移位寄存器。左移寄存器的结构特点：右边触发器的输出端接左移寄存器的结构特点：右边触发器的输出端接(dun(dun ji)ji)左邻触发器的输入端。左邻触发器的输入端。串入串出串入串出parallel-in serial-out left/right serial input Q1DC1RFF0FF1FF23FF20并并 行行 输输 出出3QQ1QQID串行输入串行输入CPCR串行输出串行输出D0D1D2D3Q1DC1RQ1DC1RQ1DC1R第46页/共85页第四十七页，共85页。4848当当当当S=1S=1时，时，时，时，D0=DSRD0=DSR、D1=Q0D1=Q0、D2=Q1D2=Q1、D3=Q2D3=Q2，实现右移实现右移实现右移实现右移(yu y)(yu y)操作；操作；操作；操作；其其中中，DSR为为右右移移(yu y)串串行行输输入入端端，DSL为为左左移移串串行行输入端。输入端。当当 S=0时时，D3=DSL，D2=Q3、D1=Q2、D0=Q1，实现实现(shxin)左移操作。左移操作。RFF1DC13Q&11R1DC12FFQ&11R1DC11FFQ&11FF&C1R01DQ111 11 11 1QQQQ1302CPCRDSR串行输入串行输入（右移）（右移）串行输入串行输入SLD（左移）（左移）串行输出串行输出DOR（右移）（右移）串行输出串行输出DOL（左移）（左移）移位控制移位控制S SS=0S=0：左移：左移并并 行行 输输 出出S=1S=1：右移：右移第47页/共85页第四十八页，共85页。4949三、集成三、集成三、集成三、集成(j chn)(j chn)(j chn)(j chn)移位寄移位寄移位寄移位寄存器存器存器存器741947419474194741947419474194为为为为四四四四位位位位(s(s wi)wi)双双双双向向向向移移移移位位位位寄寄寄寄存器。存器。存器。存器。Q0和和Q3分分别别是是左左移移和和右右移移时时的的串串行行输输出出(shch)端端，Q0、Q1、Q2和和Q3为并行输出为并行输出(shch)端。端。DSL 和和DSR分别是左移和右移串行输入。分别是左移和右移串行输入。D0、D1、D2 2和和D3是并行输入端。是并行输入端。VQQQ Q CP SS(a)引脚排列图 16 15 14 13 12 11 10 974LS194 1 2 3 4 5 6 7 8CC 0 1 231 0CR DSR D0 D1 D2 D3 DSL GND S1 S0 DSL 74LS194 Q0 Q1 Q2 Q3(b)逻辑功能示意图 D0 D1 D2 D3 CR CP DSR第48页/共85页第四十九页，共85页。50507419474194的功能表：的功能表：的功能表：的功能表：第49页/共85页第五十页，共85页。51517419474194功能表功能表功能表功能表 CR S1 1S0 0 操作操作(cozu)(cozu)说明说明 1 右移右移(yu y)(yu y)1 左移左移 1 1 并行并行(bngxng)(bngxng)送数送数 1 0 0 保持保持 0 f f f f 置置0 00parallel load 第50页/共85页第五十一页，共85页。5252S0S1CP1Q0Q1Q2Q3S0S1CP2Q0Q1Q2Q3DSLDSLD10D11D12D13D20D21