数字电路逻辑设计MOS管学习教案.pptx

数字电路逻辑设计数字电路逻辑设计MOS管管第一页，共34页。2 2、N N沟道增强型沟道增强型沟道增强型沟道增强型MOSMOS管的工作管的工作管的工作管的工作(gngzu)(gngzu)特点：特点：特点：特点：DGS 栅极电压(diny)VGS小于开启电压(diny)VGS（th）时，无沟道形成，漏极电流ID为0。VDS爱多大多大！（截止区）栅极电压VGS大于等于开启电压VGS（th）时，沟道形成(xngchng)，有ID形成(xngchng)，分两种情况：a、VDS较大，大于 VGS VGS（th），ID随VGS的增加而增加。但很快VDS 已使 ID 饱和，没什么影响了。（饱和区）b、VDS较小，小于VGS VGS（th），ID随VGS的增加也增加，但与VDS的大小密切相关。或者也可以这样说：对某一VGS，ID随VDS线性增加，且VGS越大，斜率越大，等效电阻越小。（非饱和区 or 可调电阻区）第1页/共34页第二页，共34页。3 3、转移、转移、转移、转移(zhuny)(zhuny)特性和跨导特性和跨导特性和跨导特性和跨导gmgm VGS VGS 和和和和 IDS IDS的关系的关系的关系的关系通常通常通常通常(tngchng)(tngchng)用跨导表示：用跨导表示：用跨导表示：用跨导表示：I DS I DS gm=gm=VGS VDS=VGS VDS=常数常数常数常数它代表它代表它代表它代表VGSVGS对对对对 IDS IDS的的的的控制能力。控制能力。控制能力。控制能力。gmgm与沟道宽与沟道宽与沟道宽与沟道宽度和长度有关。度和长度有关。度和长度有关。度和长度有关。沟道宽沟道宽沟道宽沟道宽度越宽、长度越短，度越宽、长度越短，度越宽、长度越短，度越宽、长度越短，g mg m越大，控制能力越强。越大，控制能力越强。越大，控制能力越强。越大，控制能力越强。第2页/共34页第三页，共34页。4 4、MOS MOS 管的输入管的输入管的输入管的输入(shr)(shr)电阻和输入电阻和输入电阻和输入电阻和输入(shr)(shr)电电电电容容容容 MOS MOS管的输入阻抗指栅极到源极（或漏极）的电管的输入阻抗指栅极到源极（或漏极）的电阻，阻，由于有由于有SiO2SiO2绝缘层的阻隔，电阻极大，通常在绝缘层的阻隔，电阻极大，通常在10121012欧欧姆以姆以上。作为静态负载对前级几乎没有什么影响。上。作为静态负载对前级几乎没有什么影响。MOS MOS管的栅极、源极之间有很小的寄生电容管的栅极、源极之间有很小的寄生电容(dinrng)(dinrng)，称为，称为输入电容输入电容(dinrng)(dinrng)，虽然很小（几，虽然很小（几P P或更小），但由于或更小），但由于输入阻抗输入阻抗极高，漏电流很小，所以可用来暂时存储信息（如动态极高，漏电流很小，所以可用来暂时存储信息（如动态RAMRAM）。）。5、直流导通电阻(dinz)RON 直流导通电阻是指MOS管导通时，漏源电压和漏源电流的比值：RON=VDS/IDS第3页/共34页第四页，共34页。（二）、（二）、MOS 反相器反相器 MOS反相器有四种形式，我们只反相器有四种形式，我们只讲讲E/E型、型、CMOS反相器。反相器。E/E MOS 反相器有两个增强型反相器有两个增强型MOS 管组成，一个作为输入管，一管组成，一个作为输入管，一个作为负载管，两个管子的特性个作为负载管，两个管子的特性（如跨导）完全不同（如跨导）完全不同(b tn)。由由N沟道管构成的反相器叫沟道管构成的反相器叫NMOS反反相器。相器。见图：见图：VVVTo2Ti1DD第4页/共34页第五页，共34页。当输入(shr)A=0V时：T1截止，T2导通。T1只有 n A 级漏电流(dinli)。工作在负载 线A点。AB输出(shch)电压:F=VDD-Vth2=5 2=3 V设：Vth2=2 VVGS1 Vth1T1导通:工作在负载 线B点。输出电压:由此可知：rd2 rd1 就能很好实现倒相器逻辑功能。Vth11.5V负载管特性FA+VDDT2T1第5页/共34页第六页，共34页。与非门T3:负载(fzi)管T1，T2 两个(lin)串连驱动管 当A,B中有一个低电平时，相应的驱动(q dn)管截止，输出F为高电平。当A,B全为高电平时，T1，T2均导通，输出 F 为低电平。ABT1T2F00止止止止101止止导导110导导止止111导导导导0电路组成：工作原理：FAT2T1T3B第6页/共34页第七页，共34页。T3:负载(fzi)管T1、T2 两个(lin)并连驱作动管 当A，B中只要有一个(y)高电平时，T1，T2总有一个(y)导通，输出F为低电平。只有A,B全为低电平，T1,T2均截止，输出 F 才是高电平。输出和输入的逻辑关系是：ABT1T2F00止止止止101止止导导010导导止止011导导导导0同理：是与或非门电路组成：工作原理：FT2T1T3AB-VDDFT5T1AT3C-VDDT2BT4D第7页/共34页第八页，共34页。E/E MOS E/E MOS 反相器的特点反相器的特点反相器的特点反相器的特点(tdin)(tdin)：单一电源，结构单一电源，结构单一电源，结构单一电源，结构(jigu)(jigu)简单。简单。简单。简单。负载管负载管负载管负载管TLTL始终饱和，速度慢，功耗大。始终饱和，速度慢，功耗大。始终饱和，速度慢，功耗大。始终饱和，速度慢，功耗大。高电平不为高电平不为高电平不为高电平不为VDDVDD，有所损失。，有所损失。，有所损失。，有所损失。输出高低电平，取决于两管跨导之比。负载管跨导小，输出高低电平，取决于两管跨导之比。负载管跨导小，输出高低电平，取决于两管跨导之比。负载管跨导小，输出高低电平，取决于两管跨导之比。负载管跨导小，电阻大，影响工作速度。电阻大，影响工作速度。电阻大，影响工作速度。电阻大，影响工作速度。第8页/共34页第九页，共34页。NMOS,PMOS电路(dinl)存在三个问题：负载管一直导通，当驱动管导通时，电源与地之间有静态电流，所以(suy)功耗大。要保证(bozhng)输出低电平，要求 rd2rd1不利于大规模集成。当驱动管截止时，由于负载管导通电阻rd2很大，对容性负载充电时间很长，使电路工作速度缓慢。CMOS集成电路由 P 沟道和 N 沟道增强型 MOS 管串连组成，CMOS电路能有效解决上述问题。第9页/共34页第十页，共34页。TPTNVDDVIVO 电路(dinl)结构：PMOS作负载管，开启(kiq)电压为负V t h。NMOS作输入管，开启(kiq)电压为正 V t h。两个栅极(shn j)G并联作输入端。G两个漏极D串连作输出端。DD 两个衬底都和源极S接在一起，PMOS管源极接电源VDD，NMOS管源极接地。正常工作条件：电源电压大于两管开启电压绝对值之和。VDD|V t h P|+V t h NSS第10页/共34页第十一页，共34页。工作(gngzu)原理假设(jish)：PMOS管 V t h P 2.5VNMOS管 V t h N =2 VVDD=5 V当 VI=0 V 时：NMOS管 VGSN=0|V t h P|，TP管导通，其导通电阻R on=103 TPTNVDDVIVO第11页/共34页第十二页，共34页。当 VI=5 V 时：NMOS管VGSN=5V V t h N TN管导通，其导通电阻(dinz)R on=103。PMOS管 VGSP=5V -V DD=0 V|VGSP|V t h P|TP管截止(jizh)，其导通电阻R off=1091012,F=0。以上(yshng)分析：输入是0,输出是1,实现倒相关系，PMOS 管，启为负，0导1截止。NMOS 管，启为正，0止1导通。倒相器工作过程中，两管轮流导通，导通电阻小，截止电阻大，所以静态电流只有 n A 级。低功耗是CMOS倒相器的重要特点。TPTNVDDVIVO第12页/共34页第十三页，共34页。（1 1 1 1）当当当当ViViViVi2V2V2V2V，TNTNTNTN截截截截止止止止(jizh)(jizh)(jizh)(jizh)，TPTPTPTP导导导导通通通通，VoVDD=10VVoVDD=10VVoVDD=10VVoVDD=10V。2电压(diny)传输特性：CMOS门电路的阈值电压Vth=VDD/2（设:VDD=10V，VTN=|VTP|=2V）（2）当 2V Vi 5V，TN工 作(gngzu)在 饱 和 区，TP工 作(gngzu)在可变电阻区。（3）当Vi=5V，两管都工作在饱和区，Vo=（VDD/2）=5V。（4）当5VVi8V，TP工作在饱和区，TN工作在可变电阻区。（5）当Vi8V，TP截止，TN导通，Vo=0V。TPTNVDDVIVO第13页/共34页第十四页，共34页。电流(dinli)传输特性：i o=f(v I)VI=VDD TP、TN 都饱和导通，这一瞬间有大电流通过，在其它区域总有一个导通，另一个截止(jizh)。所以 i D 电流较小。第14页/共34页第十五页，共34页。、静态(jngti)功耗极低，仅几十纳瓦 CMOS倒相器工作在1和5工作区，总 有 一 个 MOS管 处 于 截 止 状 态(zhungti)，有极小漏电流流过。只有在急剧翻转的第3区才有较大的电流，因此动态功耗会增大。CMOS倒相器在低频(dpn)工作时，功耗极小，低功耗时CMOS的最大优点。、抗干扰能力较强 由于阈值电平近似等于 VDD，输入高、低电平的噪声容限随电源的升高而提高。所以抗干扰能力增强。第15页/共34页第十六页，共34页。、电源(dinyun)利用率高 VOH=VDD,同时 V t h 随 VDD 变化而变化。允许(ynx)VDD的变化范围为3V18V。、输入阻抗(sh r z kn)高，带负载能力强 扇出系数NO=50,下一级是绝缘栅几乎不取电流，所以可带50个同类门电路。CMOS门的输出端在静态时，一个导通，另一个截止。动态时，两管均导通，所以输出端不可以并联。4、输入特性和输出特性、输入特性 CMOS电路的栅极和衬底之间是绝缘栅，其直流电阻高达1012,只要有少量电量便可感生出足可以击穿氧化层，造成永久损坏。因此，在CMOS输入端都加有保护电路。第16页/共34页第十七页，共34页。D1、D2是保护二极管，正向压降1V，反向(fn xin)击穿电压30V。D1是P型扩散区和N型衬底间自然形成的分布二极管结构(jigu)，用一条虚线和两个二极管表示。C1、C2是TP、TN管栅极等效(dn xio)电容。R是限流电阻，阻值13K。加保护电路的输入特性:当输入 0 VDD+VD时：保护二极管D1导通，输入电流 i I 迅速增加，同时将TP、TN管栅极电压钳位于VDD+VD。保证加在C2上的电压，不超过其耐压极限。当输入VI109。传输门截止。输入信号不能通过。TN、TP均导通，输入和输出之间电阻 103。传输门导通。输入、输出信号接通。TP衬底接VDD，TN衬底接地。V0/VITNTPVI/VOVDD第20页/共34页第二十一页，共34页。逻辑(lu j)符号：用途(yngt)：作模拟开关(kigun)，传输连续变化的模拟信号。如音频，视频等信号。还可以作多路开关(kigun)。TG第21页/共34页第二十二页，共34页。与非门利用(lyng)CMOS倒相器构成与非门。电路(dinl)组成：两P并，作负载(fzi)，0导1截止。两N串，作驱动，0止1导通。工作原理：当A,B中只要有一个0,TN总有一个截止，TP总有一个导通，输出为高电平。只要A,B都为1,TN都导通，TP都截止，输出为低电平。因此该电路具有与非逻辑功能。TPTNVDDABTPTNT1T2T3T4F第22页/共34页第二十三页，共34页。电路(dinl)组成：两P串，作负载(fzi)，0 导 1 截止。两N并，作驱动(q dn)，0 止 1 导通。工作原理：当A,B中只要有一个1,TN总有一个导通，TP总有一个截止，输出为底电平。只要A,B全为0,TN都截止，TP都导通，输出为高电平。因此该电路具有或非逻辑功能。TPTNVDDABTPTNT1T2T3T4F第23页/共34页第二十四页，共34页。用CMOS倒相器构成的与非门电路简单，但存在(cnzi)一些缺点。1、输出电阻 RON 随输入信号(xnho)变化而变化。A BT1 T2 T3 T4 RO0 0止 止 导 导RO=RON3/RON4=RON0 1导 止 止 导RO=RON4=RON1 0止 导 止 导R0=RON3=RON1 1导 导 止 止RO=RON1+RON2=2RON输入信号(xnho)不同，引起输出电阻不同。相差四倍之多。TPTNVDDABTPTNT1T2T3T4F第24页/共34页第二十五页，共34页。当输入端数目增加时：串联驱动管、并联(bnglin)的负载管随输入变量的增加而增加。串联驱动管越多，导通输出低电平等于(dngy)各驱动管压降之和。所以输入端数目增加使输出低电平升高，输入低电平噪声容限下降。解决(jiju)上述缺点的方法：采用带缓冲级的门电路可以克服上述缺点，在或非门的输入、输出端加具有标准参数的倒相器构成。TPTNVDDABTPTNT1T2T3T4F第25页/共34页第二十六页，共34页。用逻辑(lu j)符号表示：如果(rgu)将电路改为：倒相器与非门倒相器？带缓冲级的门电路，输出(shch)电阻，输出(shch)低电平不受输入信号和输入端数的影响。FTPTNVDDABTPTNT1T2T3T41111ABF11&1ABF第26页/共34页第二十七页，共34页。三态输出CMOS门是在普通倒相器的基础(jch)上增加控制端和控制电路构成。三态门有三种形式：VDDA1FTPTNTPTN反相器控制电路工作(gngzu)原理：TP和 TN均导通，上接电源下接地(jid)，是一个反相器。TP和 TN均截止，上、下都不通。悬空，是高阻态。是低有效。控制端为0,电路正常工作，控制端为1是高阻态。特点：由增加底TP和 TNMOS 管及反相器组成。第27页/共34页第二十八页，共34页。反相器控制(kngzh)门特点(tdin)：增加TP和 或非门VDDA1FTPTNTP工作(gngzu)原理：TP导通，电源接通，就是一个反相器。TP 截止，电源断开，TN 也截止，上、下都不通。悬空，是高阻态。控制端为0,电路正常工作，控制端为1是高阻态。是低有效。或门输出第28页/共34页第二十九页，共34页。&VDDTPTNFTNAEN反相器控制(kngzh)门的另一种形式特点(tdin)：增加TN和 与非门 TN截止，与非门输出(shch)为1,TP也截止。上、下都不通。悬空，是高阻态。TN导通，与非门开放，F=A。反相器传输门EN是高有效。TG导通TG截止，F为高阻。C是低有效。EN=1:EN=0:AVDDTG1F第29页/共34页第三十页，共34页。后级为与或非门，经过(jnggu)逻辑变换，可得：CMOS异或门电路(dinl)由两级组成(z chn)，前级为或非门，输出为第30页/共34页第三十一页，共34页。1 1 1 1CMOSCMOSCMOSCMOS逻辑门电路的系列逻辑门电路的系列逻辑门电路的系列逻辑门电路的系列（1 1 1 1）基本的）基本的）基本的）基本的CMOS4000CMOS4000CMOS4000CMOS4000系列。系列。系列。系列。（2 2 2 2）高速的）高速的）高速的）高速的CMOSHCCMOSHCCMOSHCCMOSHC系列。系列。系列。系列。（3 3 3 3）与）与）与）与TTLTTLTTLTTL兼容的高速兼容的高速兼容的高速兼容的高速CMOSHCTCMOSHCTCMOSHCTCMOSHCT系列。系列。系列。系列。2 2 2 2CMOSCMOSCMOSCMOS逻辑门电路主要参数的特点逻辑门电路主要参数的特点逻辑门电路主要参数的特点逻辑门电路主要参数的特点（1 1 1 1）VOHVOHVOHVOH（minminminmin）=0.9VDD=0.9VDD=0.9VDD=0.9VDD；VOL VOL VOL VOL（maxmaxmaxmax）=0.01VDD=0.01VDD=0.01VDD=0.01VDD。所以所以所以所以CMOSCMOSCMOSCMOS门电路的逻辑摆幅（即高低电平之差）较大。门电路的逻辑摆幅（即高低电平之差）较大。门电路的逻辑摆幅（即高低电平之差）较大。门电路的逻辑摆幅（即高低电平之差）较大。（2 2 2 2）阈值电压）阈值电压）阈值电压）阈值电压VthVthVthVth约为约为约为约为VDD/2VDD/2VDD/2VDD/2。（3 3 3 3）CMOSCMOSCMOSCMOS非非非非门门门门的的的的关关关关门门门门电电电电平平平平VOFFVOFFVOFFVOFF为为为为0.45VDD0.45VDD0.45VDD0.45VDD，开开开开门门门门电电电电平平平平VONVONVONVON为为为为0.55VDD0.55VDD0.55VDD0.55VDD。因因因因此，其高、低电平噪声容限均达此，其高、低电平噪声容限均达此，其高、低电平噪声容限均达此，其高、低电平噪声容限均达0.45VDD0.45VDD0.45VDD0.45VDD。（4 4 4 4）CMOSCMOSCMOSCMOS电路的功耗电路的功耗电路的功耗电路的功耗(n ho)(n ho)(n ho)(n ho)很小，一般小于很小，一般小于很小，一般小于很小，一般小于1 mW/1 mW/1 mW/1 mW/门；门；门；门；（5 5 5 5）因）因）因）因CMOSCMOSCMOSCMOS电路有极高的输入阻抗，故其扇出系数很大，可达电路有极高的输入阻抗，故其扇出系数很大，可达电路有极高的输入阻抗，故其扇出系数很大，可达电路有极高的输入阻抗，故其扇出系数很大，可达50505050。CMOS逻辑(lu j)门电路的系列及主要参数第31页/共34页第三十二页，共34页。（2 2 2 2）对对对对于于于于或或或或非非非非门门门门及及及及或或或或门门门门，多多多多余余余余输输输输入入入入(shr)(shr)(shr)(shr)端端端端应应应应接接接接低低低低电电电电平平平平，比比比比如如如如直直直直接接接接接接接接地地地地；也也也也可可可可以以以以与与与与有有有有用用用用的输入的输入的输入的输入(shr)(shr)(shr)(shr)端并联使用。端并联使用。端并联使用。端并联使用。多余(duy)输入端的处理 （1）对于与非门及与门，多余输入端应接高电平。如直接接电源正端，在前级驱动(q dn)能力允许时，也可以与有用的输入端并联使用。第32页/共34页第三十三页，共34页。本章本章(bn zhn)(bn zhn)小结小结 1最简单的门电路是二极管与门、或门和三极管非门。它们是集成逻辑门电路的基础。2目前普遍使用的数字集成电路主要有两大类，一类由NPN型三极管组成，简称TTL集成电路；另一类由MOSFET构成，简称MOS集成电路。3TTL集成逻辑门电路的输入级采用多发射极三级管、输出级采用达林顿结构，这不仅提高了门电路的开关速度，也使电路有较强的驱动负载的能力。在TTL系列中，除了有实现各种基本(jbn)逻辑功能的门电路以外，还有集电极开路门和三态门。4MOS集成电路常用的是两种结构。一种是NMOS门电路，另一类是CMOS门电路。与TTL门电路相比，它的优点是功耗低，扇出数大，噪声容限大，开关速度与TTL接近，已成为数字集成电路的发展方向。第33页/共34页第三十四页，共34页。