数字电路习题课组合逻辑学习教案.pptx

会计学1数字电路习题课组合数字电路习题课组合(zh)逻辑逻辑第一页，共18页。C=1=1=1=1S3S3S2S1S0CS2S1S0当当C=1，有借位，有借位(ji wi)A-B 0=(A-B)补补)补补=(S)反反+1补码补码(b m)再求补再求补得原码得原码A 1=A加异或门求反加异或门求反和S加异或门求反加异或门求反C=1,实现(shxin)加1当当C=0，无借位，无借位加异或门不反相加异或门不反相C=0,不实现加1S=(A+(-B)原原=A-BS=(A-B)补补(A+(-B)原原第2页/共18页第二页，共18页。1A3A2A1A0S3S2S1S0=1=1=1=1XB3B2B1B0=1X=0:实现实现(shxin)加加法运算法运算CB3B2B1B00=CO4X=1:实现实现(shxin)减法运算减法运算B3B2B1B01=CO4控制控制(kngzh)端端X:第3页/共18页第三页，共18页。C=1=1=1=1S3S3S2S1S0CS2S1S0&XX=0:实现加法实现加法(jif)运算运算X=1:实现实现(shxin)减法运算减法运算控制控制(kngzh)端端X:0S3S2S1S0和为和为S不变不变C第4页/共18页第四页，共18页。【例】用四位加法器构成一位8421 BCD码加法器。解：两个用BCD码表示的数字相加，并以BCD码给出其和的电路称为(chn wi)BCD码加法器。两个一位十进制数相加，若考虑低位的进位，其和应为019。8421 BCD码加法器的输入、输出都应用8421 BCD码表示，而四位二进制加法器是按二进制数进行运算的，因此必须将输出的二进制数(和数)进行等值变换。表4-17列出了与十进制数019相应的二进制数及8421 BCD码。从表中看出，当和小于等于9时不需要修正，当和大于9时需要加6(0110)修正，即当和大于9时，二进制和数加6(0110)才等于相应的8421 BCD码。从表中还看出，当和大于9时，D10=1，因此可以用D10来控制是否需要修正，即D10=1时，和加6，D10=0时则不加。第5页/共18页第五页，共18页。D10可以(ky)据表1求出：当B4=1时，D10一定为1；当B4=0，B3B2B1B0从1010到1111时，D10=1。故可求得 图1表示用2片四位二进制全加器完成(wn chng)两个一位8421 BCD码的加法运算电路，第片完成(wn chng)二进数相加的操作，第片完成(wn chng)和的修正操作。图中，第一片输出的二进制数为C4、S3、S2、S1、S0，第二片完成(wn chng)和的修正操作，根据式(4-20)可求得8421BCD码的进位输出为 第6页/共18页第六页，共18页。表表 1 十进制数十进制数019与相应与相应(xingyng)的二进制数及的二进制数及8421BCD码码 第7页/共18页第七页，共18页。图 1 一位8421 BCD码加法器 第8页/共18页第八页，共18页。例例试用双四选一试用双四选一74LS153设计设计(shj)全减器电路。全减器电路。解：（）列真值表，分别为被减数，减数，解：（）列真值表，分别为被减数，减数，为低位向本位为低位向本位(bnwi)的借位，的借位，为本位为本位(bnwi)向高一位的借位。向高一位的借位。0000111100110011010101010110100101110001第9页/共18页第九页，共18页。设计设计(shj)与上述方法同与上述方法同令令采用采用(ciyng)逻辑函数式对比逻辑函数式对比第10页/共18页第十页，共18页。第11页/共18页第十一页，共18页。例：用例：用D触发器和门电路触发器和门电路(dinl)设计一个十一进制的计数器，并检查设计的电路设计一个十一进制的计数器，并检查设计的电路(dinl)能否自启动。能否自启动。【解】若取计数器的状态循环如表所示，则即可得到【解】若取计数器的状态循环如表所示，则即可得到(d do)如图所示的次态卡诺图。如图所示的次态卡诺图。由卡诺图得到由卡诺图得到(d do)四个触发器的状态方程分别为四个触发器的状态方程分别为 计数顺序电路状态进位C计数顺序电路状态进位CQ3Q2Q1Q0Q3Q2Q1Q000000060110010001070111020010081000030011091001040100010101015010101100000第12页/共18页第十二页，共18页。000111100000010010010000110101010110100001111110100110100000第13页/共18页第十三页，共18页。第14页/共18页第十四页，共18页。T1T2T3T4T5T6T7T8T9T10T11T12T13T14DEF第15页/共18页第十五页，共18页。4.12 主从型RS触发器的CP、S、R、各输入的电压波形(b xn)如图P4.12所示，画出端 端 对应的电压波形(b xn)。第16页/共18页第十六页，共18页。4.16 4.16 上升沿触发的维持阻塞型上升沿触发的维持阻塞型D D触发器触发器74LS7474LS74组成图（组成图（a a）所示电路）所示电路(dinl)(dinl)，输入波形如图（，输入波形如图（b b）所示，画出）所示，画出Q1Q1和和Q2Q2的波形，设的波形，设Q Q初态为初态为0 0。第17页/共18页第十七页，共18页。感谢您的观看感谢您的观看(gunkn)！第18页/共18页第十八页，共18页。