数字电子技术课程设计中国石油大学学习教案.pptx

数字数字(shz)电子技术课程设计中国石油大电子技术课程设计中国石油大学学第一页，共25页。2 22023/2/72023/2/7二、数字系统的设计(shj)方法简介1、数字系统(xtng)的组成 2、数字、数字(shz)系统的设计方系统的设计方法法 3、现代数字系统的实现方法、现代数字系统的实现方法第1页/共25页第二页，共25页。3 32023/2/72023/2/71、数字(shz)系统的组成数字系统(xtng)通常由三部分组成：输入/输出接口、数据处理器和控制器，如图所示。输入输出接口是用来将模拟量转化为数字量，或数字量转化为模拟量的输入输出接口是用来将模拟量转化为数字量，或数字量转化为模拟量的模块。模块。控制器的作用是控制系统内各部分模块的工作，使它们按一定控制器的作用是控制系统内各部分模块的工作，使它们按一定(ydng)顺序进行操作。顺序进行操作。处理器的作用是完成信息的存储和加工处理。处理器的作用是完成信息的存储和加工处理。第2页/共25页第三页，共25页。4 42023/2/72023/2/72、数字(shz)系统的设计方法分类：自下而上(z xi r shn)的设计方法自上而下的设计方法自下而上(z xi r shn)的设计方法数字系统自下而上(z xi r shn)的设计是一种试探法。设计者根据自己的经验将规模大、功能复杂的数字系统按逻辑功能划分成若干子模块，一直分到这些子模块可以用经典的方法和标准的逻辑功能部件进行设计，最后将整个系统安装、调试达到设计要求。第3页/共25页第四页，共25页。5 52023/2/72023/2/7自下而上设计方法的特点：这种设计方法没有明显的规律可循，主要依靠设计者的实践经验和熟练的设计技巧，用逐步试探的方法最后设计出一个完整的数字系统(xtng)。系统(xtng)的各项性能指标只有在系统(xtng)构成后才能分析测试。如果系统(xtng)设计存在比较大的问题，也有可能要重新设计，使得设计周期加长、资源浪费也较大。第4页/共25页第五页，共25页。6 62023/2/72023/2/7自上而下的设计方法自上而下的设计方法是，将整个系统从逻辑上划分成控制器和处理器两大部分。如果控制器和处理器仍比较复杂，可以在控制器和处理器内部多重地进行逻辑划分，然后选用适当的器件以实现各子系统，最后把它们连接起来，得到所要求(yoqi)的数字系统。自上而下的设计方法一般要遵循下列几个步骤：明确所要设计系统的逻辑功能。确定系统方案与逻辑划分，画出系统方框图。采用某种算法描述系统。设计控制器和处理器，并组合成所需要的数字系统。第5页/共25页第六页，共25页。7 72023/2/72023/2/73、现代数字系统(xtng)的实现方法数字系统的实现方法也经历了由分立元件、小规模、中规模到大规模、超大规模，直至今天(jntin)的专用集成电路(ASIC)。现在的ASIC芯片规模已经达到几百万个元件。一个复杂的数字系统只要一片或几片ASIC即可实现。FPGA或CPLD属于ASIC电路的一类。具有现场可编程的特性。用户可将所设计的电路通过计算机和开发工具，生成关于阵列连接的信息文件，并将信息文件通过编程器“编程”到芯片上。如果采用在系统编程器件，不需要编程器，直接将芯片装在所设计的系统或电路板上，通过编程电缆直接对其编程或修改。第6页/共25页第七页，共25页。8 82023/2/72023/2/74.数字系统的设计(shj)举例设计任务：设计一个数字频率计，其技术(jsh)要求如下：(1)测量(cling)频率范围：1Hz100kHz。(2)准确度fx/fx 2%。(3)测量(cling)信号：方波，峰峰值为3V5V。第7页/共25页第八页，共25页。9 92023/2/72023/2/7（1）明确所要设计的系统的逻辑功能根据被测信号频率范围，有两种测量方法，即测频率和测周期。所谓频率，就是周期性信号在单位(dnwi)时间（1s)内变化的次数。若在一定时间间隔 T内测得这个周期信号的重复变化次数为N，则其频率可表示为 f=N/T当被测信号的频率较低时，采用测频方法由量化误差引起的测频误差太大，为此应先测周期Tx，然后计算fx=1/Tx。第8页/共25页第九页，共25页。10102023/2/72023/2/71 1、测测量量频频率率系系统统框框图图如如图图所所示示,系系统统由由控控制制器器和和处处理理器器组组成成，控控制制器器接接收收外外部部标标准准时时钟钟(shzhng)(shzhng)和和系系统统复复位位信信号号。处处理器由计数器和锁存器和显示器组成。理器由计数器和锁存器和显示器组成。（2 2）确定系统）确定系统(xtng)(xtng)方案并画出结构框图。方案并画出结构框图。第9页/共25页第十页，共25页。11112023/2/72023/2/7COUNT_CLR信号用于在每次测量开始时，对计数模块复位，以清除上次测量的结果。该复位信号高电平有效，持续半个时钟周期的时间。COUNT_EN信号为计数允许信号，高电平有效。在信号的上升沿开始，对输入信号的频率进行测量。计数器开始对被测信号的脉冲数进行计数，即为信号的频率。锁存器的功能是使显示的数据稳定，不会由于周期性的清零信号而不断(bdun)闪烁。（2 2）确定系统方案并画出结构）确定系统方案并画出结构(jigu)(jigu)框图。框图。第10页/共25页第十一页，共25页。12122023/2/72023/2/72、测量周期的系统框图如图所示,将待测信号用于生成控制使能信号，对标准(biozhn)时钟信号进行计数显示，最后转换为待测信号的频率。（2 2）确定系统方案）确定系统方案(fng n)(fng n)并画出结构框图。并画出结构框图。第11页/共25页第十二页，共25页。13132023/2/72023/2/7（3 3）设计）设计(shj)(shj)控制器和受控电路控制器和受控电路 通过分析,测量频率法的控制系统主 要 由 分 频 系 统、闸 门 电 路(dinl)及定时器构成。受控电路(dinl)由计数器、锁存器、译码器及显示电路(dinl)组成，如图所示。第12页/共25页第十三页，共25页。14142023/2/72023/2/7（3 3）设计）设计(shj)(shj)控制器和受控电路控制器和受控电路 第13页/共25页第十四页，共25页。15152023/2/72023/2/7（3 3）设计）设计(shj)(shj)控制器和受控电路控制器和受控电路 测测量量(cling)(cling)周周期期法法的的控控制制器器和和受受控控电电路路如如图图所所示。示。第14页/共25页第十五页，共25页。16162023/2/72023/2/7三、用PLD实现数字系统(xtng)的方法简介一般PLD器件的开发需要使用集成软件开发系统。软件开发系统用两种方式建立输入文件。一种是图形(txng)设计输入；另一种是硬件描述语言输入，或两种输入的混合方式。计算机对输入文件进行编译、综合、优化、适配等操作，最后生成供编程用的数据文件，就可编程到芯片中。有标准的HDL语言：ABEL、Verilog和VHDL。用HDL设计数字电路与系统，常称为高层次设计。第15页/共25页第十六页，共25页。17172023/2/72023/2/7四、设计(shj)任务实现设计(shj)的方法 16161616汉字点阵显示汉字点阵显示汉字点阵显示汉字点阵显示 比比比比如如如如显显显显示示示示 “中中中中国国国国石石石石油油油油大大大大学学学学华华华华东东东东(Hudng)”(Hudng)”或或或或者者者者你的姓名，你的姓名，你的姓名，你的姓名，学号信息，要求循环显示学号信息，要求循环显示学号信息，要求循环显示学号信息，要求循环显示 采采用用原原理理图图设设计计和和硬硬件件描描述述语语言言两两种种方方式式混混合合的的方方法。法。第16页/共25页第十七页，共25页。背景(bijng)说明应用：公共场合发布信息，LED点阵滚动显示汉字很方便传统的汉字滚动显示器：单片机、存储器和逻辑电路进行PCB板级的系统集成，优点是有单片机软件支持较为灵活，缺点是受硬件资源限制，未来设计变更和升级困难新型(xnxng)汉字滚动显示采用EDA技术，基于FPGA和CPLD可编程器件进行系统芯片集成设计方法，代替了基于PCB板的传统设计方式。18182023/2/72023/2/7第17页/共25页第十八页，共25页。设计(shj)思路利用VHDL或者Verilog HDL语言设计举例说明：EDA实验箱上1616点阵，列选信号SEL0，SEL1，SEL2，SEL3，列选信号由SEL3.0控制(kngzh)；行选信号为H0-H15，每一行由单独的一个信号来控制(kngzh)。19192023/2/72023/2/7第18页/共25页第十九页，共25页。设计(shj)思路循环显示的两种分类：1.简单：一定时间(shjin)间隔内只显示一个字，且 字是固定位置；2.复杂：按照一定的时间(shjin)间隔，字向左或者 向右移动。20202023/2/72023/2/7第19页/共25页第二十页，共25页。设计(shj)思路控制(kngzh)器主要控制(kngzh)所要显示的字，通过设置16X16的LED状态显示字符；计数器每个字显示时间（字固定在同一位置的时间）的长短；LED用来显示字。21212023/2/72023/2/7第20页/共25页第二十一页，共25页。设计(shj)思路原理图Enable 为使能端，CLK为时钟脉冲输入，SEL3.0为列选信号(xnho)输出端，H87.0和H07.0为行选信号(xnho)输出端22222023/2/72023/2/7第21页/共25页第二十二页，共25页。设计(shj)思路编写程序 VHDL语言或者Verilog HDL语言 软件：Quartus II 步骤：先设计原理图，编写模块程序，软 件编译，波形(b xn)仿真，封引脚，下载 到硬件中执行观察结果。23232023/2/72023/2/7第22页/共25页第二十三页，共25页。设计(shj)思路波形(b xn)仿真图24242023/2/72023/2/7第23页/共25页第二十四页，共25页。25252023/2/72023/2/7五、课程设计报告(bogo)1.1.课程设计题目2.2.设计内容及要求3.3.系统(xtng)框图（或ASM图）及每个模块的说明4.4.具体模块的实现及程序清单5.5.错误分析及实验总结第24页/共25页第二十五页，共25页。