译码器与编码器精品文稿.ppt

译码器与编码器第1页，本讲稿共46页&A1A02-4线译码器线译码器74LS139的内部线路的内部线路输入输入控制端控制端输出输出第2页，本讲稿共46页74LS139的功能表的功能表“”表示低电平有效。表示低电平有效。第3页，本讲稿共46页74LS139管脚图管脚图一片一片139种含两个种含两个2-4译码器译码器第4页，本讲稿共46页3位二进制译码器位二进制译码器真值表真值表输输入入：3位二进制代码输位二进制代码输出出：8个互斥的信号个互斥的信号第5页，本讲稿共46页逻辑表达式逻辑表达式逻辑图逻辑图电路特点电路特点：与门组成的阵列：与门组成的阵列第6页，本讲稿共46页集成二进制译码器集成二进制译码器74LS138A2、A1、A0为二进制译码输入端，为译码输出端（低电平有效），G1、为选通控制端。当G11、时，译码器处于工作状态；当G10、时，译码器处于禁止状态。第7页，本讲稿共46页真值表真值表输输入入：自然二进制码：自然二进制码输输出出：低电平有效：低电平有效第8页，本讲稿共46页74LS138的级联的级联第9页，本讲稿共46页二、二十进制显示译码器二、二十进制显示译码器二二-十十进制编码进制编码显示译显示译码器码器显示显示器件器件在数字系统中，常常需要将运算结果用人们习惯的十在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到进制显示出来，这就要用到显示译码器显示译码器。显示器件：显示器件：常用的是常用的是七段显示七段显示器件。器件。bcdefga第10页，本讲稿共46页按内部连接方式不同，七段数字显示器分为按内部连接方式不同，七段数字显示器分为 共阳极共阳极 和和 共阴极共阴极第11页，本讲稿共46页abcdfga b c d e f g1 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 1e七段显示器件的工作原理：七段显示器件的工作原理：第12页，本讲稿共46页显示译码器显示译码器：11474LS49BCBIDAeabcdfgUccGND74LS49的管脚图的管脚图消隐控制端消隐控制端第13页，本讲稿共46页74LS49的功能表（简表）的功能表（简表）输输 入入输输 出出显显 示示D ABIa g10XXXX0000000消隐消隐8421码码译码译码显示字型显示字型完整的功能表请参考网络资源。完整的功能表请参考网络资源。第14页，本讲稿共46页74LS49与七段显示器件的连接与七段显示器件的连接：74LS49是集电是集电极开路，必须极开路，必须接上拉电阻接上拉电阻bfac d egbfac d egBID C B A+5V+5V第15页，本讲稿共46页2.5.2 编码器编码器所谓所谓编码编码就是赋予选定的一系列二进制代码以固就是赋予选定的一系列二进制代码以固定的含义。定的含义。n个二进制代码（个二进制代码（n位二进制数）有位二进制数）有2n种不种不同的组合，可以表示同的组合，可以表示2n个信号。个信号。一、二进制编码器一、二进制编码器二进制编码器的作用：二进制编码器的作用：将一系列信号状态编制成二将一系列信号状态编制成二进制代码。进制代码。第16页，本讲稿共46页例：例：用与非门组成三位二进制编码器。用与非门组成三位二进制编码器。-八线八线-三线编码器三线编码器设八个输入端为设八个输入端为I0 I7，八种状态，与，八种状态，与之对应的输出设为之对应的输出设为A0、A1、A2，共三位，共三位二进制数。二进制数。设计编码器的过程与设计一般的组合逻设计编码器的过程与设计一般的组合逻辑电路相同，首先要列出状态表（即真值表）辑电路相同，首先要列出状态表（即真值表），然后写出逻辑表达式并进行化简，最后画，然后写出逻辑表达式并进行化简，最后画出逻辑图出逻辑图。第17页，本讲稿共46页 3 3位位二二进进制制编编码码器器有有8 8个个输输入入端端，3 3个个输输出出端端，所所以以常常称称为为8 8线线3 3线编码器，其功能真值表见下表：线编码器，其功能真值表见下表：（输入为高电平有效，即是输入用原变量表示输入为高电平有效，即是输入用原变量表示）第18页，本讲稿共46页 由真值表写出各输出的逻辑表达式为：由真值表写出各输出的逻辑表达式为：用门电路实现逻辑电路：用门电路实现逻辑电路：第19页，本讲稿共46页二、二二、二-十进制编码器十进制编码器二二-十进制编码器的作用：十进制编码器的作用：将十个状态（对应于十进将十个状态（对应于十进制的十个代码）编制成制的十个代码）编制成BCD码。码。十个输入十个输入需要几位输出？需要几位输出？四位四位输入：输入：I0 I9输出：输出：F3 F0列出状态表如下：列出状态表如下：第20页，本讲稿共46页状态表状态表第21页，本讲稿共46页 在优先编码器中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。设I7的优先级别最高，I6次之，依此类推，I0最低。真真值值表表三、三、3位二进制优先编码器位二进制优先编码器第22页，本讲稿共46页逻辑表达式逻辑表达式第23页，本讲稿共46页逻辑图逻辑图8线线-3线线优优先先编编码码器器 如如果果要要求求输输出出、输输入入均均为为反反变变量量，则则只只要要在在图图中中的的每每一一个个输输出出端和输入端都加上反相器就可以了。端和输入端都加上反相器就可以了。第24页，本讲稿共46页集成集成3位二进制优先编码器位二进制优先编码器ST为使能输入端，低电平有效。YS为使能输出端，通常接至低位芯片的端。YS和ST配合可以实现多级编码器之间的优先级别的控制。YEX为扩展输出端，是控制标志。YEX0表示是编码输出；YEX 1表示不是编码输出。集成集成3 3位二进制优先编码器位二进制优先编码器74LS14874LS148第25页，本讲稿共46页集成集成3 3位二进制优先编码器位二进制优先编码器74LS14874LS148的真值表的真值表输输入入：逻辑：逻辑0(0(低电平）有效低电平）有效输输出出：逻辑：逻辑0(0(低电平）有效低电平）有效第26页，本讲稿共46页集成集成3 3位二进制优先编码器位二进制优先编码器74LS14874LS148的级联的级联16线线-4线优先编码器线优先编码器第27页，本讲稿共46页用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。2.6.1 数值比较器数值比较器设AB时L11；AB时L21；AB时L31。得1位数值比较器的真值表。一、一、1位数值比较器位数值比较器第28页，本讲稿共46页逻逻辑辑表表达达式式逻逻辑辑图图第29页，本讲稿共46页二、二、4位数值比较器位数值比较器第30页，本讲稿共46页真值表中的输入变量包括A3与B3、A2与B2、A1与B1、A0与B0和A与B的比较结果，AB、AB、AB必须预先预置为0，最低4位的级联输入端AB和A=B 必须预先预置为0、1。第34页，本讲稿共46页并联扩展并联扩展第35页，本讲稿共46页1 1 0 11 0 0 1+举例：举例：A=1101,B=1001，计算计算A+B。011010011加法运算的基本规则加法运算的基本规则：(1)逢二进一。逢二进一。(2)最低位是两个数最低位的叠加，不需考虑进位。最低位是两个数最低位的叠加，不需考虑进位。(3)其余各位都是三个数相加，包括加数被、加数和低位来其余各位都是三个数相加，包括加数被、加数和低位来的进位。的进位。(4)任何位相加都产生两个结果：本位和、向高位的任何位相加都产生两个结果：本位和、向高位的进位。进位。用半加器实现用半加器实现用全加器实现用全加器实现2.6.2 加法器加法器第36页，本讲稿共46页一、半加器一、半加器半加运算不考虑从低位来的进位。设：半加运算不考虑从低位来的进位。设：A-加数；加数；B-被加数；被加数；S-本位和；本位和；C-进位。进位。真值表真值表第37页，本讲稿共46页逻辑图逻辑图半半加加器器ABCS逻辑符号逻辑符号=1&ABSC第38页，本讲稿共46页二、全加器：二、全加器：an-加数；加数；bn-被加数；被加数；cn-1-低位的进位；低位的进位；sn-本位和；本位和；cn-进位。进位。真值表真值表第39页，本讲稿共46页半加和：半加和：所以，全加和：所以，全加和：anbncn-1sncn全全加加器器逻辑图逻辑图逻辑符号逻辑符号半半加加器器半半加加器器 1anbncn-1sncnsscc第40页，本讲稿共46页 全加器全加器SN74LS183的管脚图的管脚图114SN74LS1831an1bn1cn-11cn1sn2cn-12cn2sn2an2bnUccGND第41页，本讲稿共46页例：多位数加法器例：多位数加法器4位串行进位加法器第42页，本讲稿共46页并行进位加法器（超前进位加法器）并行进位加法器（超前进位加法器）进位生成项进位生成项进位传递条件进位传递条件进位表达式进位表达式和表达式和表达式4位超前进位加法位超前进位加法器递推公式器递推公式第43页，本讲稿共46页超前进位发生器超前进位发生器超前进位发生器超前进位发生器第44页，本讲稿共46页加法器的级连加法器的级连集集成成二二进进制制4位位超超前前进进位位加加法法器器第45页，本讲稿共46页作业1.用74LS138设计少数服从多数电路。2.用74LS138设计二-十进制译码电路（需两片）。3.用74LS148和与非门设计8421BCD码优先编码器。4.74LS153、74LS155、74LS139、74LS138等两片甚至四片及以上的扩展电路要求会画。第46页，本讲稿共46页