教你认识半导体与测试设备.pdf

更多企业学院：更多企业学院：中小企业办理全能版总经理、高层办理中层办理学院国学智慧、易经人力资源学院各阶段员工培训学院员工办理企业学院工厂出产办理学院财政办理学院发卖经理学院发卖人员培训学院第一章第一章.认识半导体和测试设备认识半导体和测试设备(1)(1)183 套讲座+89700 份资料49 套讲座+16388 份资料46 套讲座+6020 份资料46 套讲座56 套讲座+27123 份资料77 套讲座+324 份资料67 套讲座+8720 份资料52 套讲座+13920 份资料53 套讲座+17945 份资料56 套讲座+14350 份资料72 套讲座+4879 份资料本章节包罗 以下内容，晶圆Wafers、晶片Dice和封装Packages自动测试设备ATE的总体认识模拟、数字和存储器测试等系统的介绍负载板Loadboards、探测机Probers、机械手Handlers和温度控制单元Temperature units一、晶圆、晶片和封装 1947 年，第一只晶体管的诞生标记着半导体工业的开始，从那时起，半导体出产和制造技术变得越来越重要。以前许多单个的晶体管此刻可以互联加工成一种复杂的集成的电路形式，这就是半导体工业目前正在制造的称之为超大规模 VLSI，Very Large ScaleIntegration的集成电路，通常包含上百万甚至上千万门晶体管。半导体电路最初是以晶圆形式制造出来的。晶圆是一个圆形的硅片，在这个半导体的根底之上，成立了许多独立的单个的电路；一片晶圆上这种单个的电路被称为die 我前面翻译成晶片，不必然准确，大师还是称之为die 好了，它的复数形式是dice.每个die 都是一个完整的电路，和其他的dice 没有电路上的联系。当制造过程完成，每个die 都必需颠末测试。测试一片晶圆称为Circuitprobing即我们常说的CP 测试、Wafer porbing或者Die sort。在这个过程中，每个 die 都被测试以确保它能底子满足器件的特征或设计规格书Specification，通常包罗 电压、电流、时序和功能的验证。如果某个die 不符合规格书，那么它会被测试过程判为掉效fail，通常会用墨点将其标示出来当然此刻也可以通过Maping 图来区分。在所有的 die 都被探测Probed之后，晶圆被切割成独立的dice，这就是常说的晶圆锯解，所有被标示为掉效的die 都报废扔掉。图2 显示的是一个从晶圆上锯解下来没有被标黑点的 die，它即将被封装成我们通常看到的芯片形式。注：本标题系列连载内容及图片均出自 The Fundamentals Of Digital SemiconductorTesting第一章第一章.认识半导体和测试设备认识半导体和测试设备(2)(2)在一个 Die 封装之后，需要颠末出产流程中的再次测试。此次测试称为“Final test即我们常说的 FT 测试或“Package test。在电路的特性要求边界方面，FT 测试通常执行比 CP测试更为严格的尺度。芯片也许会在多组温度条件下进行屡次测试以确保那些对温度敏感的特征参数。商业用途民品芯片通常会颠末0、25和 75条件下的测试，而军事用途军品芯片那么需要颠末-55、25和 125。芯片可以封装成不同的封装形式，图 4 显示了此中的一些样例。一些常用的封装形式如下表：DIP：Dual Inline Package(dual indicates the package has pins on two sides)双列直插式CerDIP：Ceramic Dual Inline Package 陶瓷PDIP：Plastic Dual Inline Package 塑料PGA：Pin Grid Array 管脚阵列BGA：Ball Grid Array 球栅阵列SOP：Small Outline Package 小型外壳TSOP：Thin Small Outline PackageTSSOP：Thin Shrink Small Outline Package(this one is really getting small!)SIP：Single Inline Package 单列直插SIMM：Single Inline Memory Modules(like the memory inside of a computer)QFP：Quad Flat Pack(quad indicates the package has pins on four sides)TQFP：Thin version of the QFPMQFP：Metric Quad Flat PackMCM：Multi Chip Modules(packages with more than 1 die(formerly called hybrids)第一章第一章.认识半导体和测试设备认识半导体和测试设备(3)(3)二、自动测试设备随着集成电路复杂度的提高，其测试的复杂度也随之水涨船高，一些器件的测试成本甚至占到了芯片成本的大局部。大规模集成电路会要求几百次的电压、电流和时序的测试，以及百万次的功能测试步调以包管器件的完全正确。要实现如此复杂的测试，靠手工是无法完成的，因此要用到自动测试设备ATE，Automated Test Equipment。ATE 是一种由高性能计算机控制的测试仪器的调集体，是由测试仪和计算机组合而成的测试系统，计算机通过运行测试程序的指令来控制测试硬件。测试系统最底子的要求是可以快速且可靠地重复一致的测试成果，即速度、可靠性和不变性。为保持正确性和一致性，测试系统需要进行按期校验，用以包管信号源和测量单元的精度。当一个测试系统用来验证一片晶圆上的某个独立的Die 的正确与否，需要用 ProbeCard 来实现测试系统和 Die 之间物理的和电气的连接，而 ProbeCard 和测试系统内部的测试仪之间的连接那么通过一种叫做“Load board或“Performance board的接口电路板来实现。在CP 测试中，Performance board 和 Probe card 一起使用构成回路使电信号得以在测试系统和Die 之间传输。当 Die 封装出来后，它们还要颠末 FT 测试，这种封装后的测试需要手工将一个个这些独立的电路放入负载板Load board上的插座Socket里，这叫手工测试hand test。一种快速进行 FT 测试的方法是使用自动化的机械手Handler，机械手上有一种接触装置实现封装引脚到负载板的连接，这可以在测试机和封装内的Die 之间提供完整的电路。机械手可以快速的抓起待测的芯片放入测试点插座，然后拿走测试过的芯片并按照 测试 pass/fail 的成果放入事先定义好的相应的 Bin 区。三、半导体技术有一系列的方法被用来出产和制造数字半导体电路，这些方法称为半导体技术或工艺，常用的技术或工艺包罗：TTL(Transistor-Transistor Logic a.k.a.bipolar logic),ECL(Emitter CoupledLogic),SOS(Silicon on Sapphire),and CMOS(Complimentary Metal-Oxide Semiconductor)。不管什么技术或工艺，出来的产物都要颠末测试，这里我们存眷数字TTL 和 CMOS 电路。第一章第一章.认识半导体和测试设备认识半导体和测试设备(4)(4)四、数字和模拟电路过去，在模拟和数字电路设计之间，有着显著的不同。数字电路控制电子信号，暗示为逻辑电平“0”和“1”，它们被别离定义成一种特殊的电压分量，所有有效的数字电路数据都用它们来暗示，每一个“0”或“1”暗示数据的一个比特bit位，任何数值都可以由按照必然挨次摆列的“0”“1”比特位组成的二进制数据来暗示，数值越大，需要的比特位越多。每8个比特一组构成一个 Byte，数字电路中的数据经常以 Byte 为单元进行处置。不同于数字信号的“0”“1”边界清楚离散，模拟电路时持续的在任何两个信号电平之间有着无穷的数值。模拟电路可以使用电压或电流来暗示数值，我们常见的也是最常用的模拟电路实例就是运算放大器，简称运放。为帮忙理解模拟和数字电路数值的底子差别，我们可以拿时钟来比方。“模拟时钟上的指针持续地移动，因此所有的任一时间值可以被不雅察者直接读出，但是所得数值的准确度或者说精度取决于不雅察者认知的程度。而在“数字时钟上，只有最小增量以上的值才能被显示，而比最小增量小的值那么无法显示。如果有更高的精度需求，那么需要增加数据位，每个新增的数据位暗示最小的时间增量。有的电路里既有数字局部也有模拟局部，如AD 转换器ADC将模拟信号转换成数字信号，DA 转换器DAC那么相反，我们称之为“混合信号电路 Mixed Signal Devices。另一种描述这种混合电路的方法那么基于数字局部和模拟局部占到电路的多少：数字局部占大局部而模拟局部所占比例较少归于数字电路，反之那么归于模拟电路。第一章第一章.认识半导体和测试设备认识半导体和测试设备(5)(5)五、测试系统的种类一般认为测试系统都是通用的，其实大局部测试系统的设计都是面向专门类型的集成电路，这些专门的电路包罗：存储器、数字电路、模拟电路和混合信号电路；每种类型下还可以细分成更多种类，我们这里只考虑这四种类型。存储器件类我们一般认为存储器是数字的，而且很多DC 测试参数对于存储类和非存储类的数字器件是通用的，虽然如此，存储器的测试还是用到了一些独特的功能测试过程。带内存的自动测试系统使用一种算法模式生成器APG，algorithmic pattern generator去生成功能测试模型，使得从硬件上生成复杂的功能测试序列成为可能，这样我们就不消把它们当作测试向量来保留。存储器测试的一些典型模型包罗：棋盘法、反棋盘法、走 0、走 1、蝶形法，等等 APG在器件的每次测试时生成测试模型，而不带内存的测试系统将预先生成的模型保留到向量存储区，然后每次测试时从中取出数据。存储器测试通常需要很长的测试时间去运行所要求的测试模型，为了减少测试成本，测试仪通常同时并行测试多颗器件。模拟或线形器件类模拟器件测试需要精确地生成与测量电信号，经常会要求生成和测量微伏级的电压和纳安级的电流。比拟于数字电路，模拟电路对很小的信号波动都很敏感，DC 测试参数的要求也和数字电路不一样，需要更专业的测试仪器设备，通常会按照客户的选择在设计中使用特殊的测试仪器甚至机架。模拟器件需要测试的一些参数或特性包罗：增益、输入偏移量的电压和电流、线性度、通用模式、供电、动态响应、频率响应、成立时间、过冲、谐波掉真、信噪比、响应时间、窜犯、邻近通道干扰、精度和噪声。混合信号器件类混合信号器件包罗 数字电路和模拟电路，因此需要测试系统包含这两局部的测试仪器或布局。混合信号测试系统开展为两个系列：大局部数字电路测试布局、少量模拟测试布局的系列，被设计成用于测试以数字电路为主的混合信号器件，它能有效地进行DC 参数测试和功能测试，但是仅撑持少量的模拟测试；大局部模拟电路测试布局、少量数字测试布局的系列，相反，能够精确地测试模拟参数而在功能测试上稍逊风骚。数字电路器件类仅含有数字逻辑的电路器件可使用数字电路测试系统来完成测试，这些测试系统之间在价格、性能、尺寸、可选项上有着明显的不同。低端的测试机被用来测试低价格或者低性能的低端产物，通常是些管脚少、复杂度低的器件；一般运行于低于 20MHz 的时钟频率，且只能存储少量的测试向量；用于小规模SSI或中规模MSI集成电路的测试。高端的测试机那么是速度非常快时钟频率高、测试通道非常多的测试系统；时钟频率通常会达到 400MHz，并能提供 1024 个测试通道；拥有高精度的时钟源和百万bit 位的向量存储器。它们被用于验证新的超大规模VLSI集成电路，但是昂贵的成本阻碍了他们用于出产测试。而半导体测试工业遍及使用的是中高端的测试设备，它们拥有较好的性价比，在对测试成本非常敏感的半导体测试行业，这无疑长短常重要的。这类测试设备多运行在50-100MHz，提供 256 个测试通道，通常带有一些可选的配置。为了控制测试成本，谨慎地选择能满足器件测试需求的测试设备长短常重要的，选择功能相对于我们器件的测试要求过于强大的测试系统会使得我们的测试成本居高不下，而相反的选择会造成测试覆盖率不敷；找到设备功能和成本之间的平衡是测试成本控制本质的要求。第一章第一章.认识半导体和测试设备认识半导体和测试设备(6)(6)六测试负载板(LoadBoard)测试负载板是一种连接测试设备的测试头和被测器件物理和电路接口，被固定在针测台Probe、机械手Handler或者其他测试硬件上，其上的布线连接测试机台内部信号测试卡的探针和被测器件的管脚。在 CP 测试中，负载板连接ProbeCard；在手工测试中，我们将Socket 固定在负载板上；而在 FT 的出产测试中，我们将其连接到 Handler.因为测试机在物理和电气上需要与多种类型的设备连接、锁定，因而 Loadboard 的类型和款式也是多种多样。测试高速或者大功率的器件需要定制的Loadboard，为包管信号完整性，这种高性能的定制电路板必需完成阻抗匹配这对于布局、布线及线长、线宽等都有特殊要求，因此通常需要数月的时间设计制作，而且价格非常昂贵。七探针卡ProbeCard探针卡在 CP 测试用于连接测试机电路和 Die 上的 Pad，通常作为 Loadboard 的物理接口，在某些情况下 ProbeCard 通过插座或者其它接口电路附加到 Loadboard 上。测试机的信号通过弹簧针pogo pins连接到ProbeCard 底部的 Pad 上，再由ProbeCard 上的布线通往被测的 Die 上。