电子课程设计报告1.pdf
电子技术课程设计报告电子技术课程设计报告班级：电子班级：电子 131131姓名：热奥安姓名：热奥安学号：学号：4 4日期：日期：20152015 年年 7 7 月月 1717 日日一、一位十进制加法器的设计一、一位十进制加法器的设计一、设计目的、任务和要求一、设计目的、任务和要求（一）目的1.掌握加法器相关组合逻辑电路的设计和测试方法2.掌握利用 Multisim 软件完成数字电路的仿真（二）任务1 根据所掌握的数字电子技术知识设计出一个1 位十进制加法器，要求输入和输出的数字用数码管显示出来；2 根据题目选择所用元件或芯片，完成设计方案；3 仿真实现电路；4.撰写报告。（三）要求学生 2 个人组成一个小组，要求根据上述任务，通过查找资料，完成电路设计及仿真实验，并撰写报告，报告要体现相关原理、设计过程、仿真结果等内容。每一位同学都必须参与每一个工作环节，以小组为单位一起提交所要求的仿真文件、课设报告等相关文档（电子稿和打印稿）。二、设计思路二、设计思路：1 位十进制加法器实现的是输入两个一位数使之相加并将得到的结果输出的功能。由此可以分为三个部分：输入部分-加法部分-输出部分。输入部分：若采用十进制数输入，在加法部分需要先将十进制数转换为二进制数，较为麻烦。因此采用的是用二进制数输入加数和被加数，连接七段数码管就能看到对应的十进制数数值。加法部分：选用一块有全加功能芯片（记作芯片I）用于加数与被加数的计算。其中最应该注意的是：两个一位数计算存在进位问题。要解决进位问题就要先了解当十进制数进位时对应的二进制数 BCD 码需要加上 6（即 0110）才能使第四位发生进位。因此还需增加一块用于实现修正的全加芯片 II。此时又存在另一个问题：什么情况下应该进位？要解决这个问题就要在两块芯片间增加一个判别电路，当芯片I 产生进位信号 CO 时判别电路产生修正信号F，以此驱动芯片II 对结果进行修正。研究修正信号 F：产生F 的条件是芯片 I 计算得出的结果为 10、11、12、13、14 或 15，有进位信号CO。所以 F 的函数表达式为：F=CO+F3F2F1F0+F3F2F1F0+F3F2F1F0+F3F2F1F0+F3F2F1F0+F3F2F1F0化简后得：F=CO+F3F2+F3F1。根据两次取反后的表达式可以设计出一个由与非门、非门组成的判别电路。判别到存在进位时芯片II 将会在芯片 I 得到的结果上加 0110；不存在进位时芯片 I 的输出经过芯片 II 将加 0000，结果不发生改变。输出部分：输出部分应由两个七位数码管完成，管I 实现十位数的显示，管II 实现个位数的显示。管 I 只需要显示 0 和 1 两个数中的一个，所以将加法部分的修正信号F 加在管 I 的第 0 位上，其余位接0，若不产生修正信号数码管显示0，若产生修正信号数码管显示1。管 II 需要显示 09 这十个数，四个输入端与芯片 II 的输出端相接，因为在芯片 II 中已经有修正结果的操作，所以管 II 的功能很容易实现。1三、三、仿仿真原理图真原理图：总原理图：总原理图：U10U10U9U9U8U8U7U7DCD_HEXDCD_HEXDCD_HEXDCD_HEXDCD_HEXDCD_HEXDCD_HEXDCD_HEXU1U11214351115267A4A3A2A1B4B3B2B1C0C49SUM_4SUM_3SUM_2SUM_1101314121435A4A3A2A1B4B3B2B1C0U2U2SUM_4SUM_3SUM_2SUM_1101314U5AU5A7400N7400NU4AU4A7400N7400NU3AU3A7406N7406NU6AU6A1115267C49VCCVCC5V5VJ2J2J1J174LS283D74LS283D74LS283D74LS283D7410N7410N四、四、仿仿真结果真结果：a)不进位相加：当二者和小于等于9 时，无需进位，不用进行其他的任何处理，直接进行加法运行U10U10U9U9U8U8U7U7DCD_HEXDCD_HEXDCD_HEXDCD_HEXDCD_HEXDCD_HEXDCD_HEXDCD_HEXU1U11214351115267A4A3A2A1B4B3B2B1C0C49SUM_4SUM_3SUM_2SUM_1101314121435A4A3A2A1B4B3B2B1C0U2U2SUM_4SUM_3SUM_2SUM_1101314U5AU5A7400N7400NU4AU4A7400N7400NU3AU3A7406N7406NU6AU6A1115267C49VCCVCC5V5VJ2J2J1J174LS283D74LS283D74LS283D74LS283D7410N7410N(二)进位相加:当合大于等于 16 时，超过了四位二进制的表时范围对于其结果也要进行加6 修正U10U10U9U9U8U8U7U7DCD_HEXDCD_HEXDCD_HEXDCD_HEXDCD_HEXDCD_HEXDCD_HEXDCD_HEXU1U11214351115267A4A3A2A1B4B3B2B1C0C49SUM_4SUM_3SUM_2SUM_1101314121435A4A3A2A1B4B3B2B1C0U2U2SUM_4SUM_3SUM_2SUM_1101314U5AU5A7400N7400NU4AU4A7400N7400NU3AU3A7406N7406NU6AU6A1115267C49VCCVCC5V5VJ2J2J1J174LS283D74LS283D74LS283D74LS283D7410N7410N二、二、3 3 位二进制同步减法计数器位二进制同步减法计数器一、设计目的、任务和要求一、设计目的、任务和要求（一）目的1.掌握 JK 触发器的应用和计数器电路的设计2.掌握利用 Mulstim 软件完成数字电路的仿真（二）任务1 根据所掌握的数字电子技术知识设计出一个3 位二进制同步减法计数器，要求 001,110 为两个无效状态；2 根据题目选择所用元件或芯片，完成设计方案；3 仿真实现电路；4.撰写报告。（三）要求学生 2 个人组成一个小组，要求根据上述任务，通过查找资料，完成电路设计及仿真实验，并撰写报告，报告要体现相关原理、设计过程、仿真结果等内容。每一位同学都必须参与每一个工作环节，以小组为单位一起提交所要求的仿真文件、课设报告等相关文档（电子稿和打印稿）。二二 设计原理及电路设计原理及电路对题目进行分析，取状态代码位数n=3。列出状态转移表，001、110 为无效状态，不在其中：序号012345由此作卡诺图：初态Q3n111000Q2n100110Q1n110100图 2.1Q3n+1110001次态Q2n+1001101Q1n+1101001图 2.23对应各状态的次态卡诺图：图 2.3 Q1n+1图 2.4 Q2n+1图因此得状态转移方程：2.5 Q3n+1Q1n1Q2Q1QQ12Q3Q2n1Q1Q2Q1Q3Q2Q3n1Q2Q3QQ13根据Qn1 JQnKQn得到对应的各级驱动方程：J1Q2K1Q3Q2J2Q1K2 Q3Q1J3Q2K3Q1由驱动方程即可设计出用三个JK 触发器组成的 3 位二进制同步减法计数器。图 2.6 设计电路的逻辑电路图图 2.6四、仿真结果四、仿真结果5五、仿真结果分析五、仿真结果分析实验结果可通过数字显示器的数字变化观察计数器的工作情况，容易验证电路是否正确。1.三位二进制减法计数器，小灯会按照 111,101,100,011,010,000的顺序循环变化，证明 001,110 不存在的约束项，电路连接正确。7三、四人表决器的设计三、四人表决器的设计一、一、实验目的实验目的：1.掌握数据选择器的应用和组合逻辑电路的设计2.掌握利用 Mulstim 软件完成数字电路的仿真二、二、设计原理及步骤：设计原理及步骤：表决器即是有三人或三人以上人同意，则表决结果通过。否则不通过。1 1、设计中我们设 A、B、C、D 为表决人，若它们中有三 个或三个以上同意为 1，则表决结果通过即红灯亮，否则表决不通过即灯不亮。2 2、作出真值表：3 3、根据真值表作出卡诺图：CDAB00011110000000010010110111100010由卡诺图得函数 Y 的表达式：F ABCD ABCD ABCD ABCD取两次反得：F ABCDABCDABCDABCDDF ABCDABCDABCDABCDD根据表达式，使用 Multisim 画出仿真图如图。VCCVCC5V5VJ1J1Key=AKey=AJ2J2Key=BKey=BJ3J3Key=CKey=CJ4J4Key=DKey=DU1AU1A7410N7410NU2AU2AU5AU5A7410N7410NU3AU3A74LS20N74LS20N7410N7410NU4AU4A7410N7410NLED1LED12、使用八选一数据选择器使用降维法作出卡诺图：CAB010000010D11D1100D从图中可知：D0 D1 D2 D4 0D0 D1 D2 D4 0D3 D5 D6 DD71使用 Multisim 画出仿真图如图J1J1Key=AKey=AU1U1432115141312111097D0D1D2D3D4D5D6D7ABCGYW56LED1LED1J2J2Key=BKey=BJ3J3Key=CKey=CJ4J4Key=DKey=DVCCVCC5V5V74LS151D74LS151D9三、三、仿真结果：仿真结果：（1）使用与非门：未触发：触发：（2）使用八选一数据选择器：未触发：J1J1Key=AKey=AU1U1432115141312111097D0D1D2D3D4D5D6D7ABCGYW56LED1LED1J2J2Key=BKey=BJ3J3Key=CKey=CJ4J4Key=DKey=DVCCVCC5V5V74LS151D74LS151D触发：J1J1Key=AKey=AU1U1432115141312111097D0D1D2D3D4D5D6D7ABCGYW56LED1LED1J2J2Key=BKey=BJ3J374LS151D74LS151DKey=CKey=CJ4J4Key=DKey=DVCCVCC5V5V11
