时序逻辑电路选择题公开课.docx

时序逻辑电路单元基础练习题一选择题1、基本RS触发器电路中，触发脉冲消失后,1、基本RS触发器电路中，触发脉冲消失后,其输出状态（）B：保持现状态D：不能确定A：两者都有记忆能力B：只有组合逻辑电路有记忆能力C：只有触发器有记忆能力D：两者都没有记忆能力3、在图中，由JK触发器构成了（A： D触发器B：基本RS触发器C： T触发器D：同步RS触发器4、D型触发器逻辑功能为（）A：置0、置1C、保持、计数B：置0、置1、保持D：置0、置1、保持、计数6、某四位右移寄存器初始并行输出状态为1111,ABQn+100Qn0110Qn100D假设串行输入数据为1001，那么第三个A：恢复原状态C：出现新状态2、触发器与组合逻辑电路比拟（CP脉冲作用下，并行输出的状态为（）A： 1111 A： 1111 B： 0111C： 0011D： 10017、以下电路中不属于时序电路是（）A：同步计数器B：数码寄存器C：译码器 D：异步计数器8、为了提高电路抗干扰能力，触发脉冲宽度是（）9、不能完成计数功能的逻辑图为（）10、如图对该触发器波形图说法正确的选项是（A：第1时钟脉冲Q状态错口 CP_I1 p 2M 3|_J 4|B：第2时钟脉冲Q状态错 卜 _L_dI；0C：第3时钟脉冲Q状态错CP M Q D ，1D：第4时钟脉冲Q状态对Q ''11、以下说法错误的选项是A： JK触发器的特性方程是Qn+l=jCn而QnB： n进制计数器，所计最大十进数为n-l。C：由触发器工作性质可知触发器是一个双稳态电路。D：与非门构成的基本RS触发器，当41,口=0时，其输出端状态是1。12、四位移位寄存器可以寄存四位数码，假设将这些数码全部从串行输出端输出，需经过个（）时钟周期。A： 3个B： 4个C： 6个D： 8个13、一个512位移位寄存器用作延迟线。如果时钟频率是4MHz，那么数据通过该延迟线的时间为（）A： 128usB： 127.75usC： 256usD： 125us14、七个具有计数功能的T型触发器连接，输入脉冲频率为512KHz,那么此计数器最高位触发器输出脉冲频率为（）A： 8 KHzB： 2 KHzC： 128 KHZD： 4 KHZ15、假设需要每输入1024个脉冲，分频器能输出一个脉冲，那么这个分频器最少需要的触发器个数为（