数字电子技术第二章门电路.ppt

第二章 门电路一、门电路的概念一、门电路的概念 实现基本逻辑运算和常用复合逻辑运算的电子电路实现基本逻辑运算和常用复合逻辑运算的电子电路与与 或或 非非 与与 非非 或或 非非 异或异或与或非与或非概概 述述与与 门门或或 门门非非 门门与与 非非 门门或或 非非 门门异或门异或门与或非门与或非门二、逻辑变量与两状态开关二、逻辑变量与两状态开关低电平低电平 高电平高电平 断开断开闭合闭合高电平高电平 3 V低电平低电平 0 V二值逻辑二值逻辑:所有逻辑变量只有两种取值所有逻辑变量只有两种取值(1 或或 0)。数字电路数字电路:通过电子开关通过电子开关 S 的两种状态的两种状态(开或关开或关)获得高、低电平，用来表示获得高、低电平，用来表示 1 或或 0。3V3V逻辑状态逻辑状态1001S 可由可由二极管二极管、三极管三极管或或 MOS 管实现管实现三、高、低电平与正、负逻辑三、高、低电平与正、负逻辑负逻辑负逻辑正逻辑正逻辑0V5V2.4V0.8V 高电平和低电平是两个不同的可以截然高电平和低电平是两个不同的可以截然区别开来的电压范围。区别开来的电压范围。010V5V2.4V0.8V10四、分立元件门电路和集成门电路四、分立元件门电路和集成门电路 分立元件门电路：分立元件门电路：用分立的元器件和导线连接起来构成的门电路。用分立的元器件和导线连接起来构成的门电路。集成门电路：集成门电路：把构成门电路的元器件和连线，都制作在一块半把构成门电路的元器件和连线，都制作在一块半导体芯片上，再封装起来。导体芯片上，再封装起来。常用：常用：CMOS 和和 TTL 集成门电路集成门电路五、数字集成电路的集成度五、数字集成电路的集成度一块芯片中含有等效逻辑门或元器件的个数一块芯片中含有等效逻辑门或元器件的个数小规模集成电路小规模集成电路 SSI(Small Scale Integration)10 门门/片片或或 10 000 门门/片片或或 100 000 元器件元器件/片片uYuAuBR0D2D1+VCC+10V2.2 分立元器件门电路分立元器件门电路2.2.1 二极管与门和或门二极管与门和或门一、一、二极管与门二极管与门3V0V符号符号:与门与门（AND gate)ABY&0 V0 VUD=0.7 V0 V3 V3 V0 V3 V3 V真值表真值表A BY0 00 11 01 10001Y=AB电压关系表电压关系表uA/VuB/VuY/VD1 D20 00 33 03 3导通导通 导通导通0.7导通导通 截止截止0.7截止截止 导通导通0.7导通导通 导通导通3.7二、二、二极管或门二极管或门uY/V3V0V符号符号:或门或门（OR gate)ABY10 V0 VUD=0.7 V0 V3 V3 V0 V3 V3 VuYuAuBROD2D1-VSS-10V真值表真值表A BY0 00 11 01 10111电压关系表电压关系表uA/VuB/VD1 D20 00 33 03 3导通导通 导通导通-0.7截止截止 导通导通2.3导通导通 截止截止2.3导通导通 导通导通2.3Y=A+B一、半导体三极管非门一、半导体三极管非门T 截止截止T导通导通2.2.2 三极管非门（反相器）三极管非门（反相器）饱和导通条件饱和导通条件:+VCC+5V1 k RcRbT+-+-uIuO4.3 k =30iBiCT 饱和饱和因为因为所以所以电压关系表电压关系表uI/VuO/V0550.3真值表真值表0110AY符号符号函数式函数式+VCC+5V1 k RcRbT+-+-uIuO4.3 k =30iBiC三极管非门三极管非门:AY1AY2.4 TTL 集成门电路集成门电路（TransistorTransistor Logic）2.4.1 TTL 反相器反相器一、电路组成及工作原理一、电路组成及工作原理+VCC(5V)R1uIuo4k AD1T1T2T3T4DR21.6k R31k R4130 Y输入级输入级中间级中间级输出级输出级D1 保护二极管保护二极管 防止输入电压过低。防止输入电压过低。当当 uI uB uC ，即，即 发射结反偏发射结反偏 集电结正偏集电结正偏 iii=i ib=(1+i)ib4.3Vc e 3.6 V1.4V0.7V2.1VT1 倒置放大状态倒置放大状态T2 饱和，饱和，T3、D 均截止均截止T4 饱和导通饱和导通uO=UCES4 0.3V1V0.3V0.3 uI/VuO/V03.63.60.3则则所以所以输入短路电流输入短路电流 IIS二、静态特性二、静态特性1.输入特性输入特性(1)(1)输入伏安特性：输入伏安特性：1iI+VCC+5 VuI+-uoT1iIuI+-be2be4+VCC+5 VR14k IV/uImA/i012-1ISIILIUILUIHIHI低电平输入电流低电平输入电流 IIL 高电平输入电流高电平输入电流或输入端漏电流或输入端漏电流 IIH即：当即：当 Ri 为为 2.5 k 以上电阻时，输入由以上电阻时，输入由低电平低电平变为变为高电平高电平(2)输入端负载特性：输入端负载特性：1+VCC+5VuI+-uoRiT1iB1uI+-be2be4+VCC+5 VR14k RiRi/026412uI/VT2、T4饱和导通饱和导通Ri=Ron 开门电阻开门电阻（2.5 k）RonT2、T4 截止截止Ri=Roff 关门电阻关门电阻（0.7 k）即：当即：当 Ri 为为 0.7 k 以下电阻时以下电阻时,输入端相当于低电平。输入端相当于低电平。Roff0.7 V1.4 V2.输出特性输出特性uO1+VCC+5 VuI+-+-iOuO/ViO/mA0102030-10-20-30123在输出为低电平条件下，带灌在输出为低电平条件下，带灌电流负载能力电流负载能力 IOL 可达可达 16 mA0.3V受功耗限制，带拉电流负载能受功耗限制，带拉电流负载能力力 IOH 可一般为可一般为 -400 A3.6V 注意：注意：输出短路电流输出短路电流 IOS 可达可达-33 mA，将，将造成器件过热烧毁造成器件过热烧毁，故门电路，故门电路输出端不输出端不能接地能接地！3.电压传输特性电压传输特性1+VCC+5VuI+-uO+-A B0uO/VuI/V12341234AB 段：段：uI 0.5 V，uB1 1.4 V ，T2、T4 饱和饱和导通，导通，T3、D 截止。截止。uO=UOL 0.3 V阈值电压阈值电压（1）特性曲线分析：）特性曲线分析：（2）输入端噪声容限）输入端噪声容限uIuO1G1G21输出高电平输出高电平典型值典型值=3.6 V 输出低电平输出低电平典型值典型值=0.3 V 输入高电平输入高电平典型值典型值=3.6 V 输入低电平输入低电平典型值典型值=0.3 V UNH 允许叠加的负向噪声电压的最大值允许叠加的负向噪声电压的最大值G2 输入高电平时的输入高电平时的噪声容限：噪声容限：UNL 允许叠加的正向噪声电压的最大值允许叠加的正向噪声电压的最大值G2 输入低电平时的输入低电平时的噪声容限：噪声容限：三、动态特性三、动态特性传输延迟时间传输延迟时间1uIuO 50%Uom50%UimtuI0tuO0UimUomtPHL 输出电压由高到输出电压由高到 低时的传输延迟低时的传输延迟 时间。时间。tpd 平均传输延迟时间平均传输延迟时间tPLH 输出电压由低到输出电压由低到 高时的传输延迟高时的传输延迟 时间。时间。tPHLtPLH典型值：典型值：tPHL=8 ns,tPLH=12 ns最大值：最大值：tPHL=15 ns,tPLH=22 ns+VCC+5VR14k AD2T1T2T3T4DR21.6k R31k R4130 Y输入级输入级中间级中间级输出级输出级D1BT1 多发射极三极管多发射极三极管e1e2bc等效电路：等效电路：1.A、B 只要有一个为只要有一个为 0 0.3V1VT2、T4截止截止5VT3、D 导通导通3.6V2.4.2 TTL与非门和其它逻辑门电路与非门和其它逻辑门电路一、一、TTL 与非门与非门2.A、B 均为均为 1 理论：理论：实际：实际：T2、T4 导通导通T3、D 截止截止uO=UCES4 0.3V3.6V3.6V0.7V1V0.3V4.3V+VCC+5V4k AD2T1T2T3T4D1.6k 1k 130 Y输入级输入级中间级中间级输出级输出级D1BR1R2R3R43.6V3.6V4.3V2.1VRL+VCC0.7V1V0.3V整理结果：整理结果：1110ABY00011011与非门与非门AB&二、二、TTL 或非门或非门iB1+VCC+5VR1AD1T1T2T3T4DR2R3R4YR 1BD1 T1 T2 i B1输入级输入级中间级中间级输出级输出级1.A、B只要有一个为只要有一个为 1 T2、T4 饱和饱和T3、D 截止截止uO=0.3V，Y=05V2.1V1V1V1V0.3V3.6V2.A、B 均为均为 0 iB1、i B1分别流入分别流入T1、T 1 的发射的发射极极T2、T 2均截均截止止则则 T4 截止截止T3、D 导通导通3.6V0.3V0.3 V0.3 V整理结果：整理结果：1000ABY00011011或非门或非门AB1其它逻辑门原理相似。其它逻辑门原理相似。2.4.3 TTL 集电极开路门和三态门集电极开路门和三态门一、一、集电极开路门集电极开路门OC 门门(Open Collector Gate)+VCC+5VR1AD2T1T2T4R2R3YD1B 1.电路组成及符号：电路组成及符号：+V CCRC外外接接YAB&+V CCRCOC 门必须外接负载电阻门必须外接负载电阻和电源才能正常工作。和电源才能正常工作。2.OC 门的主要特点：门的主要特点：可以线与连接可以线与连接V CC 根据电路根据电路需要进行选择需要进行选择线与连接举例：线与连接举例：+VCCAT1T2T4Y1B+VCCCT 1T 2T 4Y2D+V CCRC+V CCRCY1AB&G1Y2CD&G2线与线与YY注意：只有注意：只有 OC 门才能实现线与。普通门才能实现线与。普通 TTL 门输出端不能并门输出端不能并联，否则可能损坏器件。联，否则可能损坏器件。二、二、输出三态门输出三态门 TSL门门(Three-State Logic)(1)电路组成电路组成1.电路组成及其工作原理电路组成及其工作原理+VCC+5VR1AT1T2T3T4DR2R3R4YB1D3使能端使能端 使能端高电平有效使能端高电平有效1ENYA&BENYA&BENEN 使能端低电平有效使能端低电平有效以使能端低电平有效为例：以使能端低电平有效为例：（2）工作原理）工作原理PQP=1（高电平）（高电平）电路处于正常工作电路处于正常工作状态：状态：D3 截止，截止，（Y=0 或或 1）+VCC+5VR1AT1T2T3T4DR2R3R4YB1D3P=0(低电平低电平)D3 导通导通 T2、T4截止截止uQ 1 VT3、D 截止截止输出端与上、下均断开输出端与上、下均断开 高阻态高阻态，记做，记做 Y=Z使能端使能端可能输出状态：可能输出状态：0、1 或高阻态或高阻态2.应用举例：应用举例：(1)用做多路开关用做多路开关YA11EN1ENA21G1G2使能端使能端10禁止禁止使能使能01使能使能禁止禁止禁止禁止使能使能A11EN1ENA21G1G201(2)用于信号双向传输用于信号双向传输10使能使能禁止禁止2.应用举例：应用举例：2.应用举例：应用举例：(3)构成数据总线构成数据总线EN1EN1EN1G1G2GnA1A2An数据总线数据总线 注意：注意：任何时刻，只允许一个三态门使能，任何时刻，只允许一个三态门使能，其余为高阻态。其余为高阻态。011101110补充补充1.TTL 集成逻辑门的使用要点集成逻辑门的使用要点 (1)电源电压用电源电压用+5 V，74 系列应满足系列应满足 5 V 5%。(2)输出端的连接输出端的连接 普通普通 TTL 门输出端不允许直接并联使用。门输出端不允许直接并联使用。三态输出门的输出端可并联使用，但同一时刻只能有三态输出门的输出端可并联使用，但同一时刻只能有一个门工作，其他门输出处于高阻状态。一个门工作，其他门输出处于高阻状态。集电极开路门输出端可并联使用，但公共输出端和集电极开路门输出端可并联使用，但公共输出端和电源电源 VCC 之间应接负载电阻之间应接负载电阻 RL。输出端不允许直接接电源输出端不允许直接接电源 VCC 或直接接地。或直接接地。输出电流应小于产品手册上规定的最大值。输出电流应小于产品手册上规定的最大值。补充补充2.多余输入端的处理多余输入端的处理 与门和与非门的多余输入端接逻辑与门和与非门的多余输入端接逻辑 1 或者与有用输入端并接。或者与有用输入端并接。接接 VCC通过通过 1 10 k 电阻接电阻接 VCC与有用输入端并接与有用输入端并接TTL 电电路路输输入入端端悬悬空空时时相相当当于于输输入入高高电电平平，做做实实验验时时与与门门和和与与非非门门等等的的多多余余输输入入端端可可悬悬空空，但但使使用用中中多多余余输输入入端端一一般般不不悬悬空空，以防止干扰。以防止干扰。或门和或非门的多余输入端接逻辑或门和或非门的多余输入端接逻辑 0或者与有用输入端并接或者与有用输入端并接 例例 欲用下列电路实现非运算，试改错。欲用下列电路实现非运算，试改错。(ROFF 700 ，RON 2.1 k)解：解：OC 门输出端门输出端需外接上拉电需外接上拉电阻阻RC5.1kY=1Y=0 RI RON，相应输入端为高，相应输入端为高电平。电平。510 RI Ron（2.5 k ）输入由输入由 0 1在一定范围内，在一定范围内，Ri的改的改变不会影响输入电平变不会影响输入电平输入端输入端 悬空悬空即即 Ri=输入为输入为 “1”不允许不允许多余输入多余输入端的处理端的处理1.与门、与非门接电源；或门、或非门接地。与门、与非门接电源；或门、或非门接地。2.与其它输入端并联。与其它输入端并联。练习练习 写出图中所示各个门电路输出端的逻辑表达式。写出图中所示各个门电路输出端的逻辑表达式。TTLCMOS&A100 100k=1&A100 100k=1=11A100 100k 1A100 100k=0练习练习 写出图中所示各个门电路输出端的逻辑表达式。写出图中所示各个门电路输出端的逻辑表达式。TTLCMOS=1A100 100k=1A100 100k&A悬空悬空&A悬空悬空 不允许不允许