第三章逻辑门电路.pptx

一、门电路的作用和常用类型 门电路(Gate Circuit)用以实现各种基本逻辑关系的电子电路是构成数字电路的基本单元之一第1页/共80页 TTL 即 Transistor-Transistor Logic CMOS 即 Complementary Metal-Oxide-Semiconductor 一、门电路的作用和常用类型 按功能特点不同分 普通门(推拉式输出)CMOS传输门输出开路门 三态门 按逻辑功能不同分 与门或门非门异或门与非门或非门与或非按电路结构不同分TTL 集成门电路CMOS 集成门电路输入端和输出端都用三极管的逻辑门电路。用互补对称 MOS 管构成的逻辑门电路。第2页/共80页二、高电平和低电平的含义 高电平和低电平为某规定范围的电位值，而非一固定值。高电平信号是多大的信号？低电平信号又是多大的信号？10高电平低电平01高电平低电平正逻辑体制负逻辑体制由门电路种类等决定 第3页/共80页3.2三极管的开关特性主要要求：理解三极管的开关特性掌握三极管开关工作的条件第4页/共80页当输入uI 为低电平，使 uBE Uth时，三极管截止。iB 0，iC 0，C、E 间相当于开关断开。三极管截止关断IC(sat)QAuCEUCE(sat)OiCMNIB(sat)TS负载线临界饱和线饱和区放大区一、三极管的开关作用及其条件 截止区uBE UthBEC三极管截止状态等效电路uI=UILuBE+-Uth为门限电压第5页/共80页IC(sat)QAuCEUCE(sat)OiCMNIB(sat)TS临界饱和线饱和区放大区一、三极管的开关作用及其条件 截止区uBE ton二、三极管的动态开关特性 开关时间主要由于电荷存储效应引起，要提高开关速度，必须降低三极管饱和深度，加速基区存储电荷的消散。第11页/共80页C E B SBD B C E 在普通三极管的基极和集电极之间并接一个肖特基势垒二极管(简称 SBD)。BCSBD抗饱和三极管的开关速度高 没有电荷存储效应 SBD 的导通电压只有 0.4 V 而非 0.7 V，因此 UBC=0.4 V 时，SBD 便导通，使 UBC 钳在 0.4 V 上，降低了饱和深度。三、三、抗饱和三极管简介抗饱和三极管简介第12页/共80页3.3TTL集成逻辑门主要要求：了解 TTL 与非门的组成和工作原理掌握 TTL 基本门的逻辑功能和主要外特性了解集电极开路门和三态门的逻辑功能和应用了解 TTL 集成逻辑门的主要参数和使用常识第13页/共80页ABCV1V2V3V4V5V6VD1VD2VD3R1R2R4R5RBRCB1C1C2E2YVCC+5V输入级中间倒相级输出级STTL系列与非门电路逻辑符号8.2 k900 50 3.5 k500 250 V1V2V3V5V6一、一、TTL 与非门的基本组成与外特性与非门的基本组成与外特性(一)典型 TTL 与非门电路 输入级主要由多发射极管 V1 和基极电阻 R1 组成，用以实现输入变量 A、B、C 的与运算。第14页/共80页ABCV1V2V3V4V5V6VD1VD2VD3R1R2R4R5RBRCB1C1C2E2YVCC+5V输入级中间倒相级输出级STTL系列与非门电路逻辑符号8.2 k900 50 3.5 k500 250 V1V2V3V5V6一、一、TTL 与非门的基本组成与外特性与非门的基本组成与外特性(一)典型 TTL 与非门电路 中间级起倒相放大作用，V2 集电极 C2 和发射极 E2 同时输出两个逻辑电平相反的信号，分别驱动 V3和 V5。RB、RC 和 V6 构成有源泄放电路，用以减小 V5管开关时间，从而提高门电路工作速度。第15页/共80页ABCV1V2V3V4V5V6VD1VD2VD3R1R2R4R5RBRCB1C1C2E2YVCC+5V输入级中间倒相级输出级STTL系列与非门电路逻辑符号8.2 k900 50 3.5 k500 250 V1V2V3V5V6一、一、TTL 与非门的基本组成与外特性与非门的基本组成与外特性(一)典型 TTL 与非门电路 除V4外，采用了抗饱和三极管，用以提高门电路工作速度。V4不会工作于饱和状态，因此用普通三极管。输出级由 V3、V4、R4、R5和V5组成。其中 V3 和 V4 构成复合管，与 V5 构成推拉式输出结构，提高了负载能力。第16页/共80页VD1 VD3 在正常信号输入时不工作，因此下面的分析中不予考虑。RB、RC 和V6 所构成的有源泄放电路的作用是提高开关速度，它们不影响与非门的逻辑功能，因此下面的工作原理分析中也不予考虑。(二)TTL 与非门的工作原理第17页/共80页 因为抗饱和三极管 V1的集电结导通电压为 0.4 V，而 V2、V5 发射结导通电压为 0.7 V，因此要使 V1 集电结和 V2、V5 发射结导通，必须 uB1 1.8 V。0.3 V3.6 V3.6 V输入端有一个或数个为低电平时，输出高电平。输入低电平端对应的发射结导通，uB1=0.7 V+0.3 V=1 VV1管其他发射结因反偏而截止。1 V这时 V2、V5 截止。V2 截止使 V1 集电极等效电阻很大，使 IB1 IB1(sat)，V1 深度饱和。V2 截止使 uC2 VCC=5 V，5 V因此，输入有低电平时，输出为高电平。截止截止深度饱和V3 微饱和，V4 放大工作。uY=5V-0.7 V-0.7 V=3.6 V电路输出为高电平。微饱和放大(二)TTL 与非门的工作原理第18页/共80页综上所述,该电路实现了与非逻辑功能,即3.6 V3.6 V3.6 V因此，V1 发射结反偏而集电极正偏，称处于倒置放大状态。1.8 V这时 V2、V5 饱和。uC2=UCE2(sat)+uBE5 =0.3 V+0.7 V=1 V使 V3 导通，而 V4 截止。1 V uY=UCE5(sat)0.3 V 输出为低电平 因此，输入均为高电平时，输出为低电平。0.3 V V4 截止使 V5 的等效集电极电阻很大，使 IB5 IB5(sat)，因此 V5 深度饱和。倒置放大饱和饱和截止导通TTL 电路输入端悬空时相当于输入高电平。输入均为高电平时，输出低电平 VCC 经 R1 使 V1 集电结和 V2、V5 发射结导通，使uB1=1.8 V。深注意2.TTL与非门的工作原理第19页/共80页电压传输特性测试电路0uO/VuI/V0.31.02.03.03.61.02.0ACDBUOHUOLSTTL与非门电压传输特性曲线(三)TTL 与非门的外特性及主要参数1.电压传输特性和噪声容限 uI 较小时工作于AB 段，这时 V2、V5 截止，V3、V4 导通，输出恒为高电平，UOH 3.6V，称与非门工作在截止区或处于关门状态。uI 较大时工作于 BC 段，这时 V2、V5 工作于放大区，uI 的微小增大引起 uO 急剧下降，称与非门工作在转折区。uI 很大时工作于 CD 段，这时 V2、V5 饱和，输出恒为低电平，UOL 0.3V，称与非门工作在饱和区或处于开门状态。第20页/共80页电压传输特性测试电路0uO/VuI/V0.31.02.03.03.61.0CBUOHUOLSTTL与非门电压传输特性曲线2.0AD饱和区：与非门处于开门状态。截止区：与非门处于关门状态。转折区(三)TTL 与非门的外特性及主要参数1.电压传输特性和噪声容限第21页/共80页有关参数 0uO/VuI/V0.31.02.03.03.61.02.0ACDBUOHUOL电压传输特性曲线输出高电平 UOH 输出低电平 UOL关门电平 UOFF保证输出不小于高电平下限 时,允许的输入低电平的最大值。开门电平 UON保证输出不高于低电平上限时,允许的输入高电平的最小值。UOFFUON第22页/共80页噪声容限越大，抗干扰能力越强。指输入低电平时，允许的最大正向噪声电压。UNL=UOFF UIL 指输入高电平时，允许的最大负向噪声电压。UNH=UIH UON 输入信号上叠加的噪声电压只要不超过允许值，就不会影响电路的正常逻辑功能，这个允许值称为噪声容限。输入高电平噪声容限 UNH输入低电平噪声容限 UNL第23页/共80页3.负载能力负载电流流入与非门的输出端。负载电流从与非门的输出端流向外负载。负载电流流入驱动门IOL负载电流流出驱动门IOH输入均为高电平 输入有低电平 输出为低电平 输出为高电平 灌电流负载拉电流负载 不管是灌电流负载还是拉电流负载，负载电流都不能超过其最大允许电流，否则将导致电路不能正常工作，甚至烧坏门电路。通常按照负载电流的流向将与非门负载分为灌电流负载 拉电流负载 第24页/共80页3.负载能力负载电流流入与非门的输出端。负载电流从与非门的输出端流向外负载。负载电流流入驱动门IOL负载电流流出驱动门IOH输入均为高电平 输入有低电平 输出为低电平 输出为高电平 灌电流负载拉电流负载实用中常用扇出系数 NOL 表示电路负载能力。门电路输出低电平时允许带同类门电路的个数。通常按照负载电流的流向将与非门负载分为灌电流负载 拉电流负载 第25页/共80页输入信号UOm0.5 UOm0.5 UImUIm输出信号4.传输延迟时间输入电压波形上升沿 0.5 UIm 处到输出电压下降沿 0.5 Uom处间隔的时间称导通延迟时间 tPHL。tPHLtPLH0.5 UIm0.5 UOm输入电压波形下降沿 0.5 UIm 处到输出电压上升沿 0.5 Uom处间隔的时间称截止延迟时间 tPLH。平均传输延迟时间 tpd tpd 越小，则门电路开关速度越高，工作频率越高。第26页/共80页5.功耗-延迟积常用功耗 P 和平均传输延迟时间 tpd 的乘积(简称功耗 延迟积)来综合评价门电路的性能，即M=P tpd 性能优越的门电路应具有功耗低、工作速度高的特点，然而这两者矛盾。M 又称品质因素，值越小，说明综合性能越好。第27页/共80页 使用时需外接上拉电阻 RL VC 可以等于 VCC也可不等于 VCC 二、其他功能的二、其他功能的 TTL 门电路门电路(一)集电极开路与非门1.电路、逻辑符号和工作原理输入都为高电平时 V2 和 V5 饱和导通，输出为低电平 UOL 0.3 V。输入有低电平时 V2和 V5 截止，输出为高电平 UOH VC。因此具有与非功能。工作原理OC门第28页/共80页 相当于与门作用。因为 Y1、Y2 中有低电平时，Y 为低电平；只有 Y1、Y2 均为高电平时，Y才为高电平，故 Y=Y1 Y2。2.应用(1)实现线与两个或多个 OC 门的输出端直接相连，相当于将这些输出信号相与，称为线与。Y只有 OC 门才能实现线与。普通 TTL 门输出端不能并联，否则可能损坏器件。注意第29页/共80页(2)驱动显示器和继电器等例下图为用 OC 门驱动发光二极管 LED 的显示电路。已知 LED 的正向导通压降 UF=2V，正向工作电流 IF=10 mA，为保证电路正常工作，试确定 RC 的值。解：为保证电路正常工作，应满足因此RC=270 分析：该电路只有在 A、B 均为高电平，使输出 uO 为低电平时，LED 才导通发光；否则 LED 中无电流流通，不发光。要使 LED 发光，应满足IRc IF=10 mA。第30页/共80页TTLCMOSRLVDD+5 V(3)实现电平转换TTL 与非门有时需要驱动其他种类门电路，而不同种类门电路的高低电平标准不一样。应用 OC 门就可以适应负载门对电平的要求。OC 门的 UOL 0.3V，UOH VDD，正好符合 CMOS 电路 UIH VDD，UIL 0的要求。VDDRL第31页/共80页EN 即 Enable功能表Z0AB1YEN使能端的两种控制方式使能端低电平有效使能端高电平有效功能表Z1AB0YENEN(二)三态输出门第32页/共80页2.应用任何时刻 EN1、EN2、EN3 中只能有一个为有效电平，使相应三态门工作，而其他三态输出门处于高阻状态，从而实现了总线的复用。总线(1)构成单向总线第33页/共80页DIDO/DIDO(2)构成双向总线第34页/共80页(2)构成双向总线DIDO/DIDO11工作DO高阻态 EN=1 时，数据 DO 经 G1 反相后传送到总线上。第35页/共80页DIDO/DIDO00高阻态工作DI EN=0 时，总线上的数据 DI经反相后在 G2 输出端输出。(2)构成双向总线第36页/共80页3.多余输入端的处理与门和与非门的多余输入端接逻辑 1 或者与有用输入端并接。接 VCC通过 1 10 k 电阻接 VCC与有用输入端并接TTL 电路输入端悬空时相当于输入高电平，做实验时与门和与非门等的多余输入端可悬空，但使用中多余输入端一般不悬空，以防止干扰。第41页/共80页或门和或非门的多余输入端接逻辑 0或者与有用输入端并接第42页/共80页例欲用下列电路实现非运算，试改错。(ROFF 700，RON 2.1 k)第43页/共80页解：OC 门输出端需外接上拉电阻RC5.1kY=1Y=0 RI RON，相应输入端为高电平。510 RI ROFF，相应输入端为低电平。第44页/共80页主要要求：掌握 CMOS 反相器的电路、工作原理和主要外特性。了解 CMOS 数字集成电路的应用要点。了解 CMOS 与非门、或非门、开路门、三态门和传输门的电路和逻辑功能。3.4CMOS 集成逻辑门集成逻辑门 第45页/共80页461.1 N沟道增强型MOSFET剖面图1.结构（N沟道）符号第46页/共80页471.1 N沟道增强型MOSFET2.工作原理uGS对沟道的控制作用当uGS 0时 无导电沟道，d、s间加电压时，也无电流产生。当0 uGS UGS（th）时在电场作用下产生导电沟道，d、s间加电压后，将有电流产生。uGS越大，导电沟道越厚UGS（th）称为开启电压称为开启电压第47页/共80页AuIYuOVDDSGDDGSBVPVNBAuIYuOVDDSGDDGSBVPVNB增强型 NMOS 管(驱动管)增强型 PMOS 管(负载管)构成互补对称结构一、一、CMOS 反相器反相器(一)电路基本结构要求VDD UGS(th)N+UGS(th)P且 UGS(th)N=UGS(th)PUGS(th)N增强型 NMOS 管开启电压AuIYuOVDDSGDDGSBVPVNB NMOS 管的衬底接电路最低电位，PMOS管的衬底接最高电位，从而保证衬底与漏源间的 PN 结始终反偏。.uGSN+-增强型 PMOS 管开启电压uGSP+-UGS(th)PuGSN UGS(th)N 时，增强型 NMOS 管导通uGSN UGS(th)N+UGS(th)P且 UGS(th)N=UGS(th)PUGS(th)N增强型 NMOS 管开启电压AuIYuOVDDSGDDGSBVPVNB NMOS 管的衬底接电路最低电位，PMOS管的衬底接最高电位，从而保证衬底与漏源间的 PN 结始终反偏。.uGSN+-增强型 PMOS 管开启电压uGSP+-UGS(th)PuGSN UGS(th)N 时，增强型 NMOS 管导通uGSN UGS(th)N 时，增强型 NMOS 管截止OiDuGSUGS(th)N增强型 NMOS 管转移特性 时,增强型 PMOS 管导通 时,增强型 PMOS 管截止OiDuGSUGS(th)P增强型 PMOS 管转移特性AuIYuOVDDSGDDGSBVPVNB(一)电路基本结构 UIL=0 V，UIH=VDD第49页/共80页AuIYuOVDDSGDDGSVP衬底 BVN衬底 B(二)工作原理 输入为低电平，UIL=0V 时，uGSN=0V UGS(th)N,VN 导通，VP 截止，uGSN=0V UGS(th)N，VN 截止，VP 导通，UIH=VDDuO 0 V，为低电平。uO+VDDSDDSuO+VDDSDDS第50页/共80页(二)工作原理可见该电路构成 CMOS 非门，又称 CMOS 反相器。无论输入高低，VN、VP 中总有一管截止，使静态漏极电流 iD 0。因此 CMOS 反相器静态功耗极微小。输入为低电平，UIL=0V 时，uGSN=0V UGS(th)N,VN 导通，VP 截止，uGSN=0V UGS(th)N，VN 截止，VP 导通，UIH=VDDuO 0 V，为低电平。第51页/共80页二、其他功能的二、其他功能的 CMOS 门电路门电路(一)CMOS 与非门和或非门1.CMOS 与非门 ABVDDVPBVPAVNAVNBY 每个输入端对应一对 NMOS 管和PMOS 管。NMOS 管为驱动管，PMOS 管为负载管。输入端与它们的栅极相连。与非门结构特点：驱动管相串联，负载管相并联。第52页/共80页ABVDDVPBVPAVNAVNBY CMOS 与非门工作原理11导通导通截止截止0 驱动管均导通，负载管均截止，输出为低电平。当输入均为 高电平时：低电平输入端相对应的驱动管截止，负载管导通，输出为高电平。当输入中有 低电平时：ABVDDVPBVPAVNAVNBY0截止导通1因此 Y=AB第53页/共80页2.CMOS 或非门 ABVDDVPBVPAVNAVNBY或非门结构特点：驱动管相并联，负载管相串联。第54页/共80页 在反相器基础上串接了 PMOS 管 VP2 和 NMOS 管 VN2，它们的栅极分别受 EN 和 EN 控制。(四)CMOS 三态输出门AENVDDYVP2VP1VN1VN2低电平使能的 CMOS 三态输出门工作原理001导通导通Y=A110截止截止Z EN=1 时，VP2、VN2 均截止，输出端 Y 呈现高阻态。因此构成使能端低电平有效的三态门。EN=0 时，VP2 和 VN2 导通，呈现低电阻，不影响 CMOS 反相器工作。Y=AEN第59页/共80页三、三、CMOS 数字集成电路应用要点数字集成电路应用要点(一)CMOS 数字集成电路系列CMOS4000 系列 功耗极低、抗干扰能力强；电源电压范围宽 VDD=3 15 V；工作频率低，fmax=5 MHz；驱动能力差。高速CMOS 系列(又称 HCMOS 系列)功耗极低、抗干扰能力强；电源电压范围 VDD=2 6 V；工作频率高，fmax=50 MHz；驱动能力强。提高速度措施：减小MOS 管的极间电容。由于CMOS电路 UTH VDD/2，噪声容限UNL UNH VDD/2，因此抗干扰能力很强。电源电压越高，抗干扰能力越强。第60页/共80页1.注意不同系列 CMOS 电路允许的电源电压范围不同，一般多用+5 V。电源电压越高，抗干扰能力也越强。(二)CMOS 集成逻辑门使用要点2.闲置输入端的处理不允许悬空。可与使用输入端并联使用。但这样会增大输入电容，使速度下降，因此工作频率高时不宜这样用。与门和与非门的闲置输入端可接正电源或高电平；或门和或非门的闲置输入端可接地或低电平。第62页/共80页主要要求：了解 TTL 和 CMOS 电路的主要差异。了解集成门电路的选用和应用。3.5 集成逻辑门电路的应用集成逻辑门电路的应用 第63页/共80页一、一、CMOS 门门电路比之电路比之 TTL 的主要特点的主要特点 注意：CMOS 电路的扇出系数大是由于其负载门的输入阻抗很高，所需驱动功率极小，并非 CMOS 电路的驱动能力比 TTL 强。实际上 CMOS4000 系列驱动能力远小于 TTL，HCMOS 驱动能力与 TTL 相近。功耗极低 抗干扰能力强 电源电压范围宽 输出信号摆幅大(UOH VDD，UOL 0 V)输入阻抗高 扇出系数大 第64页/共80页二、集成逻辑门电路的选用二、集成逻辑门电路的选用 根据电路工作要求和市场因素等综合决定 若对功耗和抗干扰能力要求一般，可选用 TTL 电路。目前多用 74LS 系列，它的功耗较小，工作频率一般可用至 20 MHz；如工作频率较高，可选用 CT74ALS 系列，其工作频率一般可至 50 MHz。若要求功耗低、抗干扰能力强，则应选用 CMOS 电路。其中 CMOS4000 系列一般用于工作频率 1 MHz 以下、驱动能力要求不高的场合；HCMOS 常用于工作频率 20 MHz 以下、要求较强驱动能力的场合。第65页/共80页解：三、集成逻辑门电路应用举例三、集成逻辑门电路应用举例 例试改正下图电路的错误，使其正常工作。CMOS 门TTL 门(a)(b)(d)VDDCMOS 门Ya=ABVDDYb=A+BTTL 门ENYd=ABEN=1 时EN=0 时TTL 门悬空CMOS 门悬空第66页/共80页可用两级电路 2 个与非门实现之例试分别采用与非门和或非门实现与门和或门。解：(1)用与非门实现与门设法将 Y=AB 用与非式表示因为 Y=AB=AB因此，用与非门实现的与门电路为Y=AB将与非门多余输入端与有用端并联使用构成非门第67页/共80页可用两级电路 3 个与非门实现(2)用与非门实现或门因此，用与非门实现的或门电路为Y=A+B因为 Y=A+B=A+B=A B设法将 Y=A+B 用与非式表示实现 A实现 B第68页/共80页可用两级电路 3 个或非门实现之。(3)用或非门实现与门设法将 Y=AB 用或非式表示因此，用或非门实现的与门电路为因为 Y=AB=A B=A+B将或非门多余输入端与有用端并联使用构成非门Y=AB第69页/共80页可用两级电路 2 个或非门实现之(4)用或非门实现或门设法将 Y=A+B 用或非式表示因为 Y=A+B=A+B因此，用或非门实现的或门电路为Y=A+B第70页/共80页例有一个火灾报警系统，设有烟感、温感和紫外光感三种不同类型的火灾探测器。为了防止误报警，只有当其中两种或三种探测器发出探测信号时，报警系统才产生报警信号，试用与非门设计产生报警信号的电路。输 入输 出A B CY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1解：(1)分析设计要求，建立真值表报警电路的输入信号为烟感、温感和紫外光感三种探测器的输出信号，设用 A、B、C 表示，且规定有火灾探测信号时用 1 表示，否则用 0 表示。报警电路的输出用 Y 表示，且规定需报警时Y 为 1，否则 Y 为 0。由此可列出真值表如右图所示11110000(2)根据真值表画函数卡诺图第71页/共80页 1 1ABC0100 0111 10 1 1(3)用卡诺图化简法求出输出逻辑函数的最简与或表达式，再变换为与非表达式。Y=AB+AC+BC(4)画逻辑图根据 Y 的与非表达式画逻辑图=AB AC BCABCY=AB AC BC第72页/共80页门电路是组成数字电路的基本单元之一，最基本的逻辑门电路有与门、或门和非门。实用中通常采用集成门电路，常用的有与非门、或非门、与或非门、异或门、输出开路门、三态门和 CMOS 传输门等。门电路的学习重点是常用集成门的逻辑功能、外特性和应用方法。本章小结本章小结第73页/共80页在数字电路中，三极管作为开关使用。硅 NPN 管的截止条件为 UBE 0.5 V，可靠截止条件为 UBE 0 V，这时 iB 0，iC 0，集电极和发射极之间相当于开关断开；饱和条件为 iB IB(sat)，这时，硅管的 UBE(sat)0.7 V，UCE(sat)0.3 V，集电极和发射极之间相当于开关闭合。三极管的开关时间限制了开关速度。开关时间主要由电荷存储效应引起，要提高开关速度，必须降低三极管饱和深度，加速基区存储电荷的消散。第74页/共80页TTL 数字集成电路主要有 CT74 标准系列、CT74L 低功耗系列、CT74H 高速系列、CT74S 肖特基系列、CT74LS 低功耗肖特基系列、CT74AS 先进肖特基系列和 CT74ALS先进低功耗肖特基系列。其中，CT74L 系列功耗最小，CT74AS 系列工作频率最高。通常用功耗-延迟积来综合评价门电路性能。CT74LS 系列功耗-延迟积很小、性能优越、品种多、价格便宜，实用中多选用之。ALSTTL 系列性能更优于 LSTTL，但品种少、价格较高。第75页/共80页CMOS 数字集成电路主要有 CMOS4000 系列和HCMOS 系列。CMOS4000 系列工作速度低，负载能力差，但功耗极低、抗干扰能力强，电源电压范围宽，因此，在工作频率不高的情况下应用很多。CC74HC 和 CC74HCT 两个系列的工作频率和负载能力都已达到 TTL 集成电路 CT74LS的水平，但功耗、抗干扰能力和对电源电压变化的适应性等比 CT74LS 更优越。因此，CMOS 电路在数字集成电路中，特别是大规模集成电路应用更广泛，已成为数字集成电路的发展方向。第76页/共80页应用集成门电路时，应注意：TTL电路只能用5 V(74系列允许误差5%)；CMOS4000 系列可用 3 15 V；HCMOS系列可用 2 6 V；CTMOS 系列用 4.5 5.5 V。一般情况下，CMOS 门多用 5 V，以便与TTL 电路兼容。(1)电源电压的正确使用(2)输出端的连接开路门的输出端可并联使用实现线与，还可用来驱动需要一定功率的负载。三态输出门的输出端也可并联，用来实现总线结构，但三态输出门必须分时使能。使用三态门时，需注意使能端的有效电平。普通门(具有推拉式输出结构)的输出端不允许直接并联实现线与。第77页/共80页(3)闲置输入端的处理(4)信号的正确使用TTL 电路输入端悬空时相当于输入高电平，CMOS 电路多余输入端不允许悬空。CMOS电路多余输入端与有用输入端的并接仅适用于工作频率很低的场合。数字电路中的信号有高电平和低电平两种取值，高电平和低电平为某规定范围的电位值，而非一固定值。门电路种类不同，高电平和低电平的允许范围也不同。或门和或非门与门和与非门多余输入端接地或与有用输入端并接多余输入端接正电源或与有用输入端并接第78页/共80页UILUOFFUIHUONUILUSLUIHUSH通常以保证有较大的噪声容限噪声容限越大，则电路抗干扰能力越强。UIL UOL 0 VUIH UOH VDD UNL UNH VDD/2，噪声容限很大，因此电路抗干扰能力很强。CMOS 传输门既可传输数字信号，也可传输模拟信号。当输入端外接电阻 RI 时RI ROFF 相当于输入逻辑 0RI RON 相当于输入逻辑 1TTL 电 路CMOS 电路CMOS 门电路由于输入电流为零，因此不存在开门电阻和关门电阻。第79页/共80页感谢您的观看！第80页/共80页