DSP硬件设计基础.pptx

10.1 DSP硬件系统设计的一般步骤1、根据系统要求选择合适的DSP芯片 选择DSP芯片一般需要从DSP芯片的运算速度、运算精度、DSP芯片所提供的片内资源、芯片的开发工具及开发难易程度、芯片的功耗、质量标准、供货情况、生命周期等几个方面考虑。第1页/共18页2、根据系统要求选择外围芯片 为了设计DSP应用系统，必须要有相应的外围芯片，如复位芯片、电源转换芯片、存储器、时钟芯片等。用户在选择DSP外围芯片时，应尽量选择市场上的主流和常用芯片，这样主要是为了供货和使用上的方便，而且在设计和调试过程中，可供参考的资料相对较多，可以大大加快设计和调试进度。第2页/共18页3、电平问题 LF240 xDSP的I/O工作电压是3.3V，因此，I/O电平也是3.3V逻辑电平。在设计DSP系统时，如果外围芯片的电压也是3.3，那么就可以直接连接，但是很多外围芯片的工作电压是5V，如SRAM、A/D、EPROM等，因此就存在一个如何将3.3VDSP芯片与这些5V供电芯片可靠接口的问题。第3页/共18页4、电原理图设计 选好DSP芯片和外围芯片后，就可以进行电原理图设计。电原理图设计必须通过相关的专业软件才能完成。目前能够同时进行电原理图和电路板图设计的软件工具比较多，比较盛行的有Protel公司、Cadence公司、Mentor公司等的设计工具。第4页/共18页5、设计印制电路板图 当完成原理图的绘制并经过审核以后，就可以进行PCB的设计。对于复杂的硬件设计，一般在设计电原理图时，还有一个原理图仿真过程，尤其对于模拟器件和高频器件等的设计。这个过程通常是必需的。在完成PCB的设计进行制板以前，还要对PCB设计进行仿真，用以完成对信号完整性、电磁干扰、热仿真等的功能检验。第5页/共18页10.2 3.3V和5V混合逻辑系统设计1、各种电平转换标准 其中，VOH表示输出高电平的最低电压，VIH表示输入高电平的最低电压，VIL表示输入低电平的最高电压，VOL表示输出低电平的最高电压。第6页/共18页2、3.3V器件与5V器件接口的四种情况 根据实际应用场合，下面考虑3.3V器件与5V器件接口的四种不同情况，如下图所示。第7页/共18页（1）5V TTL 器件驱动3.3V TTL器件。由于5V TTL 和3.3V TTL的逻辑电平是相同的，因此，如果3.3V器件能够承受5V电压，从电平上来说两者可以直接相连，而不需要额外的元器件。（2）3.3V TTL 器件驱动5V TTL器件。由于两者的逻辑电平是相同的，因此不需要额外的元器件就可以将两者直接相连。第8页/共18页（3）5V CMOS器件驱动3.3V TTL器件。两者的逻辑电平显然不同。5V CMOS的VOH与VOL与3.3V TTL的VIH和VIL电平虽然存在一定差距，但是能够承受5V电压的3.3V器件能够识别5V CMOS器件送来的电平值，5V CMOS驱动3.3V TTL也是可能的。（4）3.3V TTL 器件驱动5V CMOS器件。由上图，3.3V TTL的VOH 是2.4V，而5V CMOS的VIH是3.5V，因此，3.3V TTL 的输出不能直接与5V CMOS器件输入相连。此时，可以采用双电压（一边是3.3V供电，一边是5V供电）芯片，如TI的SN74LVC164245、SN74LVC4245等，这些芯片可以将3.3V逻辑转换成5V CMOS逻辑。第9页/共18页10.3 电源转换电路设计 TMS320LF240 x系列DSP为低功耗系列，所有引脚中除VCCP引脚在对Flash编程时接5V电压外，其他供电电源引脚供电电压为3.3V。这些供电电源引脚分成三部分：PLL供电电压PLLVCCA，ADC模块模拟供电电压VCCA，数字逻辑和I/O缓冲器电源电压VDD/VDD0。其中ADC模块模拟供电电压VCCA应与数字供电电压分开供电。3.3V电源一般需要通过对5V电源进行变换得到。对于电源芯片的选择，需要从以下几个方面考虑：（1）输入电压和输出电压（2）输出电流（输出功率）（3）转换功率（4）成本和空间5V3.3V转换电路第10页/共18页 在连接DSP的电源引脚时，应遵循下面的原则：（1）在电源引脚和相应的电源地之间采用容值大小不同的电容并联进行电源滤波，一般容值相差100倍左右。（2）通常DSP系统可使用多层板技术来降低电源干扰，即设置专门的一个内层作为电源层，另设置一个内层作为专门的地层，并通过内层分割，将数字地和模拟地分开，最终通过一个磁珠在一点连在一起。第11页/共18页10.4 时钟及复位电路设计 在进行时钟电路设计时，需要考虑以下问题：（1）频率：即系统工作的时钟频率（2）信号电平。是5V还是3.3V，是TTL还是CMOS电平。（3）时钟的沿特性。上升沿和下降沿的时间。（4）驱动能力。考虑整个系统中需要时钟的器件的数目。（5）采用有源晶振还是无源晶振。有源晶振驱动能力较强，频率范围也很宽，在1Hz400MHz之间。1、时钟电路设计第12页/共18页 TMS320LF240 x系列DSP的时钟可以有两种连接方式：外部振荡器方式和谐振器方式。下图是外部振荡器方式的时钟输入电路图。LF240 x具有内部锁相环，用来从一个较低频率的外部时钟通过锁相环倍频电路实现内部倍频。这对于整个电路板的电磁兼容性是很有好处的，因为外部只需要使用较低频率的晶振，避免外部电路干扰时钟，同时也避免了高频时钟干扰板上其他电路。第13页/共18页 LF240 x的PLL模块使用外部滤波器回路来抑制信号抖动和电磁干扰，是信号抖动和干扰影响最小。用户布线时，应确保由时钟走线、芯片以及旁路电容组成的回路区域尽可能小，时钟走线尽可能地短且直，以减少电磁干扰，同时避免高频噪声的干扰。第14页/共18页2、复位电路设计 TMS320LF240 x系列DSP为低电平复位。TMS320LF2407内部代有复位电路，因此可以直接在RS复位引脚外面接一个10k上拉电阻即可。一般来说，有两种复位电路的设计方法：专用芯片和RC电路法。分别如下图所示。第15页/共18页10.5 外部数据存储器和程序存储器的扩展 存储器是DSP系统中最重要的部件之一，它的存取时间和容量直接影响着DSP系统的操作性能。DSP与外部存储器接口时，只需将存储器的地址线、数据线与DSP的地址线、数据线相连接，并辅以片选线和控制线选中该芯片即可。如果使用的是8位存储器，则需要两片才能构成16位数据的应用系统。第16页/共18页第17页/共18页感谢您的欣赏！第18页/共18页