计算机基础知识治疗SA.ppt

计算机组成原理计算机组成原理第第3章章 系统总线系统总线李曦（）本章内容本章内容3.1 3.1 总线的概念和分类总线的概念和分类3.2 3.2 总线特性及性能指标总线特性及性能指标总线特性总线特性性能指标性能指标总线标准总线标准3.3 3.3 总线的结构总线的结构3.4 3.4 总线控制总线控制判优控制判优控制通信控制通信控制3.1 3.1 总线的基本概念和分类总线的基本概念和分类计算机部件计算机部件读写控制信号读写控制信号地址线地址线数据线数据线握手信号握手信号状态、中断、状态、中断、DMADMA时钟、电源、地线时钟、电源、地线存储器 读/写地址数据CPU读/写地址数据中断DMAI/O接口读/写地址数据中断DMA状态状态状态系统互联系统互联分散连接分散连接内部连线十分复杂，布内部连线十分复杂，布线困难线困难扩展性差扩展性差效率高效率高总线连接总线连接简洁简洁扩展性好扩展性好共享竞争共享竞争19701970年年DECDEC公司公司PDP-11PDP-11小型计算机首次采用总小型计算机首次采用总线技术线技术processormemoryI/O Interface（adapter）I/O Interface（adapter）I/O deviceI/O device主机总线总线定义：是连接多个部件的传输线定义：是连接多个部件的传输线总线的关键特征是共享传输线。总线的关键特征是共享传输线。总线的两个特点：总线的两个特点：任意时刻只能有一个设备向总线发送信息任意时刻只能有一个设备向总线发送信息系统瓶颈系统瓶颈多个部件可以同时从总线多个部件可以同时从总线接受接受相同的信息相同的信息广播式广播式processormemoryI/O Interface（adapter）I/O Interface（adapter）I/O deviceI/O device主机总线分类总线分类按位置按位置片内总线片内总线是指芯片内部的总线。是指芯片内部的总线。如在如在CPUCPU芯片内部，寄存器和芯片内部，寄存器和寄存器之间、寄存器和算逻单寄存器之间、寄存器和算逻单元元ALUALU之间都有总线连接。之间都有总线连接。系统总线系统总线是指是指CPUCPU、主存、主存、I/OI/O（通过（通过I/OI/O接口）各大部件之间的信接口）各大部件之间的信息传输线。息传输线。又叫板级总线和板间总线又叫板级总线和板间总线如如ISAISA、PCIPCI等。等。通信总线（通信总线（I/OI/O总线）总线）是指计算机系统之间或计算机是指计算机系统之间或计算机系统与其他系统（如控制仪表系统与其他系统（如控制仪表等）之间的通信传输线。等）之间的通信传输线。IDEIDE、SCSISCSI、USBUSB、RSRS232232processormemoryI/O Interface（adapter）I/O Interface（adapter）I/O deviceI/O device主机片内总线系统总线通信总线总线分类总线分类按功能按功能数据总线（DB）双向，宽度差别地址总线（AB）单向，宽度与寻址空间有关控制总线（CB）命令和状态总线也包括电源线和地线！总线也包括电源线和地线！数据总线数据总线数据总线上传送数据信息，数据总线是数据总线上传送数据信息，数据总线是双向双向的。的。数据总线的条数称为数据总线的条数称为数据总线宽度数据总线宽度。比如，。比如，1616位总线，指位总线，指其数据总线为其数据总线为1616根。根。数据总线是数据总线是三态三态的，未被地址信号选中的部件，不驱动数的，未被地址信号选中的部件，不驱动数据总线（其数据引脚为高阻）。据总线（其数据引脚为高阻）。为什么使用三态？所谓三态，是指为什么使用三态？所谓三态，是指0 0，1 1和高阻抗三个状态。由于数和高阻抗三个状态。由于数据总线是公共通道，在某一时刻，只允许接收某一设备的信号，其据总线是公共通道，在某一时刻，只允许接收某一设备的信号，其他一切设备都应和它断开（呈高阻抗状态）。他一切设备都应和它断开（呈高阻抗状态）。数据数据总线总线设备2设备n设备3设备1通信控制总线控制总线控制总线上传送一个部件对另一个部件的控制信号。控制总线上传送一个部件对另一个部件的控制信号。主设备主设备与与从设备：从设备：在总线上所连接的各类设备，按在总线上所连接的各类设备，按其对总线有无控制功能可分为主设备和从设备。其对总线有无控制功能可分为主设备和从设备。主设备主设备对总线有控制权对总线有控制权，从设备，从设备只能响应主设备发来的总只能响应主设备发来的总线命令。这样，线命令。这样，总线上所有的信息传输都是由主设备启动总线上所有的信息传输都是由主设备启动的。的。根据不同的使用意义，控制总线上有的信号线为三根据不同的使用意义，控制总线上有的信号线为三态，有的非三态。态，有的非三态。地址总线地址总线地址总线上传送地址信号，主要用来指定需要访地址总线上传送地址信号，主要用来指定需要访问的部件（如存储器单元、外设）。问的部件（如存储器单元、外设）。总线主设备发出地址信号后，总线上的所有部件总线主设备发出地址信号后，总线上的所有部件均感受到该地址信号，但只有均感受到该地址信号，但只有经过译码电路选中经过译码电路选中的部件的部件才接收主设备的控制信号，并与之通信。才接收主设备的控制信号，并与之通信。地址总线是地址总线是单向单向的，即地址信号只能由总线主设的，即地址信号只能由总线主设备至从设备。地址总线也是三态的，非主设备部备至从设备。地址总线也是三态的，非主设备部件不能驱动地址总线。件不能驱动地址总线。3.2 3.2 总线特性及性能指标总线特性及性能指标总线特性总线特性性能指标性能指标总线标准总线标准总线特性总线特性(1)从物理角度来看，总线就是一组电导线。从物理角度来看，总线就是一组电导线。为了保证机械上的可靠连接，必须规定其为了保证机械上的可靠连接，必须规定其机械特性机械特性；为了保证电气上正确连接，必须规定其为了保证电气上正确连接，必须规定其电气特性电气特性；为了保证正确地连接不同部件，还需规定其为了保证正确地连接不同部件，还需规定其功能特性和时功能特性和时间特性间特性。CPUCPU插插件板件板主存插主存插件板件板I/OI/O插插件板件板总线总线总线特性总线特性(2)机械特性：机械特性：是指总线在机械连接方式上的一些性能。是指总线在机械连接方式上的一些性能。如插头和插座使用的标准，它们的几何尺寸、形状、引如插头和插座使用的标准，它们的几何尺寸、形状、引脚的个数以及排列的顺序，接头处的可靠接触等等。脚的个数以及排列的顺序，接头处的可靠接触等等。电气特性：电气特性：是指总线的每一根传输线上信号的传输是指总线的每一根传输线上信号的传输方向和有效的电平范围。方向和有效的电平范围。如低电平表示逻辑如低电平表示逻辑“1 1”，并要求电平低于，并要求电平低于3V3V；高电；高电平表示逻辑平表示逻辑“0 0”，并要求高电平高于，并要求高电平高于3V3V。功能特性：功能特性：是指总线中每根信号传输线的功能。是指总线中每根信号传输线的功能。时间特性：时间特性：是指总线中的任一根信号传输线在什么是指总线中的任一根信号传输线在什么时间内有效。时间内有效。为了正确传输数据信息，每条总线上的各种信号，互相为了正确传输数据信息，每条总线上的各种信号，互相存在着一种有效时序的关系，因此，时间特性一般可用存在着一种有效时序的关系，因此，时间特性一般可用信号时序图来描述。信号时序图来描述。总线性能指标总线性能指标(1)总线宽度：总线宽度：是指数据总线的根数，用是指数据总线的根数，用bitbit（位）表（位）表示，如示，如8 8位、位、1616位、位、3232位、位、6464位（也即位（也即8 8根、根、1616根、根、3232根、根、6464根数据线）。根数据线）。最大传输率最大传输率 (总线带宽总线带宽)：总线本身所能达到的最总线本身所能达到的最高传输速率，用高传输速率，用MB/sMB/s（每秒多少兆字节）表示。（每秒多少兆字节）表示。例：总线工作频率例：总线工作频率33.3MHz33.3MHz，总线宽度，总线宽度3232位，则最大位，则最大传输率传输率 33.332/833.332/8132MB/s132MB/s。时钟同步时钟同步/异步：异步：总线上的数据与时钟同步工作的总线上的数据与时钟同步工作的总线称为同步总线，与时钟不同步工作的总线称为总线称为同步总线，与时钟不同步工作的总线称为异步总线。异步总线。总线复用：总线复用：为提高总线的利用率，将地址总线和数为提高总线的利用率，将地址总线和数据总线共用一组物理线，在某一时刻该总线传输地据总线共用一组物理线，在某一时刻该总线传输地址信号，另一时刻传输数据信号或命令信号。址信号，另一时刻传输数据信号或命令信号。总线性能指标总线性能指标(2)信号线数：信号线数：即地址总线、数据总线和控制总线三种即地址总线、数据总线和控制总线三种总线的根数总和。总线的根数总和。总线控制方式：总线控制方式：包括并发工作、自动配置、仲裁方包括并发工作、自动配置、仲裁方式、逻辑方式、计数方式等。式、逻辑方式、计数方式等。负载能力：负载能力：通常用可连接扩增电路板数来反映总线通常用可连接扩增电路板数来反映总线的负载能力。的负载能力。由于不同的电路对总线的负载是不同的，即使同一电路在由于不同的电路对总线的负载是不同的，即使同一电路在不同的工作频率下，总线的负载也是不同的。因此，总线不同的工作频率下，总线的负载也是不同的。因此，总线负载能力的指标是不太严格的。负载能力的指标是不太严格的。其他：如电源电压是其他：如电源电压是5V5V还是还是3.3V3.3V、总线能否扩展至、总线能否扩展至6464位宽度等。位宽度等。总线标准的产生总线标准的产生总线是在计算机系统模块化的发展过程中产生的，随总线是在计算机系统模块化的发展过程中产生的，随着计算及应用领域的不断扩大，计算机系统中各类模着计算及应用领域的不断扩大，计算机系统中各类模块（特别是块（特别是I/OI/O设备所带来的各类接口模块），其品种设备所带来的各类接口模块），其品种极其繁杂，往往出现一种模块要配一种总线，极其繁杂，往往出现一种模块要配一种总线，很难在很难在总线上更换、组合各类模块或设备。总线上更换、组合各类模块或设备。2020世纪世纪7070年代末，为了使系统设计简化，模块生产批年代末，为了使系统设计简化，模块生产批量化，确保其性能稳定，质量可靠，便于维护，人们量化，确保其性能稳定，质量可靠，便于维护，人们开始研究如何建立总线标准，完成系统设计和模块制开始研究如何建立总线标准，完成系统设计和模块制作。作。概念：概念：所谓所谓总线标准总线标准，可视为系统与各模块、模块与，可视为系统与各模块、模块与模块之间的一个互连的标准界面。模块之间的一个互连的标准界面。这个界面两端的任一方只需根据总线标准的要求完成自身一这个界面两端的任一方只需根据总线标准的要求完成自身一面接口的功能要求，而无需了解对方接口与总线的连接要求。面接口的功能要求，而无需了解对方接口与总线的连接要求。因此，按总线标准设计的接口可视为通用接口。因此，按总线标准设计的接口可视为通用接口。目前流行的总线标准目前流行的总线标准ISAEISAVESAPCIMCASTDISA、EISAISAISA：Industry Standard ArchitectureIndustry Standard Architecture工业标工业标准体系结构，又称准体系结构，又称ATAT总线总线24位地址线（可直接寻址的内存容量为16MB）62+36引脚8/16位数据线最高时钟频率8MHz最大传输率16MB/sEISAEISA：Extended Industry Standard Architecture Extended Industry Standard Architecture 扩展工业标准体系结构扩展工业标准体系结构EISA是一种在ISA基础上扩充开放的总线标准地址总线32位数据总线32位总线的时钟频率为8MHz最大传输率33MB/sMCA、STDMCA：Micro Channel Architecture微通道体微通道体系结构，系结构，32位标准总线，最大传输率位标准总线，最大传输率40MB/s。MCA是是IBM公司在推出其第一台公司在推出其第一台80386系统时，突破传统系统时，突破传统ISA标准而创建的新型系统总线标准。标准而创建的新型系统总线标准。MCA与与ISA完全不完全不兼容，所以限制了其推广。兼容，所以限制了其推广。STD：STD总线于总线于1987年被国际电子电气工程年被国际电子电气工程师协会（师协会（IEEE）列为标准（）列为标准（IEEE961标准），标准），主要用于以微处理器为中心的工业控制领域。主要用于以微处理器为中心的工业控制领域。数据总线数据总线8位，最大传输率位，最大传输率2MB/S。VL-BUS、PCIVL-BUSVL-BUS：是由是由VESAVESA（Video Electronic Standard Video Electronic Standard AssociationAssociation，视频电子标准协会）提出来的局部，视频电子标准协会）提出来的局部总线标准，也称为总线标准，也称为 VESAVESA总线总线。数据总线数据总线32位位总线时钟频率总线时钟频率33MHz配有局部控制器，将高速设备直接挂在配有局部控制器，将高速设备直接挂在CPU的总线上，的总线上，实现实现CPU与高速外设之间的高速数据交换与高速外设之间的高速数据交换PCIPCI：Peripheral Component InterconnectPeripheral Component Interconnect外外部设备互连总线。部设备互连总线。32/64位数据总线，总线时钟频率位数据总线，总线时钟频率33MHz最大数据传输率最大数据传输率132MB/s264MB/s与与ISA、EISA均可兼容均可兼容支持即插即用、支持多层结构支持即插即用、支持多层结构AGP、SCSI、USBAGPAGP：Accelerated Graphics PortAccelerated Graphics Port加速图形接口，专加速图形接口，专为提高视频带宽而设计的总线规范。它采用点对点连接，为提高视频带宽而设计的总线规范。它采用点对点连接，连接控制芯片组和连接控制芯片组和AGPAGP显示卡，因此严格说显示卡，因此严格说AGPAGP不能称为总不能称为总线，而是一种接口标准。线，而是一种接口标准。SCSISCSI：Small Computer System InterfaceSmall Computer System Interface小型计算机小型计算机系统接口。系统接口。SCSISCSI总线主要用于光驱、音频设备、扫描仪、总线主要用于光驱、音频设备、扫描仪、打印机以及像硬盘驱动器这样的大容量存储设备等的连接，打印机以及像硬盘驱动器这样的大容量存储设备等的连接，是一种直接连接外设的并行是一种直接连接外设的并行I/OI/O总线。总线。USBUSB：Universal Serial BusUniversal Serial Bus通用串行总线通用串行总线，是一种，是一种连接外围设备的连接外围设备的I/OI/O总线，总线，具有即插即用、热拔插等优良具有即插即用、热拔插等优良特点。特点。8位ISA总线接口8088的引脚图的引脚图12345678910111213141516171819204039383736353433323130292827262524232221 GND A14 A13 A12 A11 A10 A9 A8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GNDVCCAD15AD16/S3AD17/S4AD18/S5AD19/S6SS0*(HIGH)MN/MX*RD*HOLD (RQ)*/GT0*)HLDA (RQ1*/GT1*)WR*(LOCK*)M/IO (S2*)DT/R*(S1*)DEN (S0)ALEINTATEST*READYRESET808816位ISA总线3.3 总线的结构总线的结构单总线结构单总线结构双总线结构双总线结构多总线结构多总线结构单总线结构单总线结构单总线结构将单总线结构将CPUCPU、主存、主存、I/OI/O设备（通过设备（通过I/OI/O接口）接口）都挂到一组总线上，允许都挂到一组总线上，允许I/OI/O之间、之间、I/OI/O与主存之间与主存之间直接交换信息。直接交换信息。这种结构简单，便于扩充。这种结构简单，便于扩充。但是，由于所有的传送都但是，由于所有的传送都通过这组总线，容易形成通过这组总线，容易形成计算机系统的瓶颈。计算机系统的瓶颈。为了从根本上解决为了从根本上解决CPUCPU、主存与、主存与I/OI/O设备之间设备之间传输速传输速率的不匹配问题率的不匹配问题，实现，实现CPUCPU与其他设备的相对同步，与其他设备的相对同步，不得不采用多总线结构。不得不采用多总线结构。系统总线系统总线双总线结构双总线结构特点：特点：将速度较低的将速度较低的I/OI/O设备从单总线上分设备从单总线上分离出来，形成主存总线离出来，形成主存总线和和I/OI/O总线分开的结构。总线分开的结构。概念：概念：通道是一个具有通道是一个具有特殊功能的处理器特殊功能的处理器,CPU,CPU将一部分功能下放给通将一部分功能下放给通道，使其对道，使其对I/OI/O设备具设备具有统一管理功能，以完有统一管理功能，以完成外部设备与主存之间成外部设备与主存之间的数据传送，其系统的的数据传送，其系统的吞吐能力可以相当大。吞吐能力可以相当大。通道I/O总线总线主存总线主存总线如果将速率不同的如果将速率不同的I/O设备进行分类，然后将它们连接在不同设备进行分类，然后将它们连接在不同的通道上，那么计算机系统的利用率会更高，如此发展成多的通道上，那么计算机系统的利用率会更高，如此发展成多总线结构。总线结构。三总线结构三总线结构主存总线主存总线I/OI/O总线总线DMADMA总线总线主存总线与主存总线与DMADMA总线不能同时对主存进行存取。总线不能同时对主存进行存取。I/O总线总线主存总线主存总线DMA总线总线四总线结构四总线结构为了进一步提高为了进一步提高I/OI/O的性能，又出现了四总线结构。的性能，又出现了四总线结构。局部总线、系统总线、高速总线、扩展总线局部总线、系统总线、高速总线、扩展总线扩展总线扩展总线扩展总线接口局部总线局部总线系统总线系统总线Cache/桥高速总线高速总线PCI总线结构总线结构标准总线控制器PCI桥路系统总线系统总线ISA,EISA,33MHz的的32位数据通路位数据通路SCSI-2控制器8MHz的的16位数据通路位数据通路PCI总线总线多层多层PCI总线结构总线结构桥4存储器总线存储器总线PCI总线总线4桥0桥5PCI总线总线5PCI总线总线0总线桥标准总线标准总线桥1PCI总线总线1桥3PCI总线总线3桥2PCI总线总线2典型总线接口典型总线接口Pentium计算机主板总线结构图计算机主板总线结构图CPU、RAM、ROM、控制芯片组等芯片控制芯片组等芯片之间的信号连接线之间的信号连接线称为称为CPU总线。总线。CPU总线针对具体总线针对具体处理器设计，因此处理器设计，因此没有统一的规范。没有统一的规范。这是一个三总线结这是一个三总线结构，即有构，即有CPU总线、总线、PCI总线和总线和ISA总线。总线。CPU总线的时总线的时钟频率为钟频率为66.6MHz，CPU内部时钟内部时钟是此时钟频率是此时钟频率的倍频。此总的倍频。此总线可连接线可连接4-128M内存。内存。主存控制器和主存控制器和Cache控制器控制器芯片用来管理芯片用来管理CPU对对主主存和存和Cache的存取的存取操作。操作。PCI总线用来连接高总线用来连接高速的速的I/O设备模块，设备模块，如显卡等。如显卡等。通过通过“桥桥”芯片，芯片，PCI总线上连总线上连CPU总总接，下连接，下连ISA总线。总线。ISA总线连总线连接低速接低速IO设备，支持设备，支持7个个DMA通通道和道和15级可级可屏蔽硬件中屏蔽硬件中断。断。CPU总线、总线、PCI总线总线和和ISA总线通过两个总线通过两个“桥桥”芯片连成整芯片连成整体。桥芯片起到了体。桥芯片起到了信号速度缓冲、电信号速度缓冲、电平转换和控制协议平转换和控制协议转换的作用。转换的作用。南北桥结构的南北桥结构的KT133芯片组芯片组多多处处理理器器系系统统的的P PC CI I配配置置3.4 3.4 总线控制总线控制总线判优控制总线判优控制总线通信控制总线通信控制总线传输过程总线传输过程总线完成一次传输可分为总线完成一次传输可分为4 4个阶段个阶段申请分配阶段：申请分配阶段：由需要使用总线的主设备提出申请，由需要使用总线的主设备提出申请，经总线仲裁机构决定将下一传输周期的总线使用权授经总线仲裁机构决定将下一传输周期的总线使用权授于某一申请者。于某一申请者。寻址阶段：寻址阶段：取得了使用权的主设备，通过总线发出本取得了使用权的主设备，通过总线发出本次打算访问的从设备的存储地址或设备地址及有关命次打算访问的从设备的存储地址或设备地址及有关命令，启动参与本次传输的从设备。令，启动参与本次传输的从设备。传数阶段：传数阶段：主设备和从设备进行数据交换。主设备和从设备进行数据交换。结束阶段：结束阶段：从总线上撤除有关信息，让出使用权。从总线上撤除有关信息，让出使用权。对于独占系统（只有一个主设备的简单系统），对于独占系统（只有一个主设备的简单系统），只有只有2 2、3 3两个阶段两个阶段总线控制总线控制两个问题两个问题总线使用权分配，即总线判优控制，也称为仲裁逻辑通信过程控制总线判优控制：总线判优控制：多个主设备同时申请总线时，按一定的优先等级顺序确定哪个主设备能使用总线。集中式：将控制逻辑集中在一处，即总线仲裁器（arbitrator），分为链式查询、计数器定时查询、独立链式查询、计数器定时查询、独立请求请求三种分布式：将控制逻辑分散在与总线连接的各个部件或设备上，由各个节点竞争使用权（network）总线通信控制总线通信控制同步通信、异步通信、半同步通信、分离式通信同步通信、异步通信、半同步通信、分离式通信总线判优控制总线判优控制集中式集中式链式查询方式链式查询方式总线允许BG总线请求BR总线忙BSI/O接口0I/O接口1总总线线控控制制器器I/O接口n数据线地址线总线判优控制总线判优控制集中式集中式链式查询方式的主要特点：链式查询方式的主要特点：越靠近控制器的模块，优先级越高；越靠近控制器的模块，优先级越高；链形优先级存在传播延迟，这种延迟与模块数链形优先级存在传播延迟，这种延迟与模块数成正比，所以判优速度较慢，一般只接少量成正比，所以判优速度较慢，一般只接少量（几个）模块；（几个）模块；链形结构，一个故障，链失效；链形结构，一个故障，链失效；结构较简单，造价较低。结构较简单，造价较低。总线判优控制总线判优控制集中式集中式总线请求BR总线忙BSI/O接口0I/O接口1总总线线控控制制器器计数器定时计数器定时查询方式查询方式I/O接口n数据线地址线设备地址总线判优控制总线判优控制集中式集中式计数器定时查询方式的主要特点：计数器定时查询方式的主要特点：计数方式与优先次序直接相关。计数方式与优先次序直接相关。计数可以从计数可以从“0”开始，此时设备的优先次序是固定开始，此时设备的优先次序是固定的；的；计数也可以从终止点开始，即是一种循环方法，此计数也可以从终止点开始，即是一种循环方法，此时设备使用总线的优先级相等；时设备使用总线的优先级相等；计数的初始值还可由程序设置，故优先次序可以改计数的初始值还可由程序设置，故优先次序可以改变。变。对电路故障不如链式查询方式敏感，但增加了对电路故障不如链式查询方式敏感，但增加了主控制线（设备地址），控制也较复杂。主控制线（设备地址），控制也较复杂。总线判优控制总线判优控制集中式集中式BR0BG0I/O接口0I/O接口1总总线线控控制制器器独立请求独立请求方式方式I/O接口n数据线地址线BG1BRnBR1BGn总线判优控制总线判优控制集中式集中式独立请求方式的工作原理：独立请求方式的工作原理：每个模块有一组独立的每个模块有一组独立的“总线请求总线请求”和和“总线允许总线允许”信号信号线，每对信号线有其相应的优先级；线，每对信号线有其相应的优先级；控制器中有一个优先级编码器和优先级译码器，用以选择控制器中有一个优先级编码器和优先级译码器，用以选择优先级最高的请求，并产生出相应的优先级最高的请求，并产生出相应的“总线允许总线允许”信号；信号；当当“总线忙总线忙”信号有效时，表示有的模块正在使用总线，信号有效时，表示有的模块正在使用总线，因此请求使用总线的模块必须等待；直至因此请求使用总线的模块必须等待；直至“总线忙总线忙”信号信号变为无效时，所有需要使用总线的模块都可以发出变为无效时，所有需要使用总线的模块都可以发出“总线总线请求请求”信号，总线仲裁器仅向优先级最高的模块发出信号，总线仲裁器仅向优先级最高的模块发出“总总线允许线允许”信号。信号。独立请求方式的主要特点：独立请求方式的主要特点：判优速度快，且与模块数无关；判优速度快，且与模块数无关；所需所需“请求线请求线”和和“允许线允许线”较多，较多，N N个模块需要个模块需要2N2N条。条。总线判优控制总线判优控制分布式分布式分布式仲裁不需要中央仲裁器，有三种常分布式仲裁不需要中央仲裁器，有三种常见的仲裁方式：见的仲裁方式：自举分布式仲裁自举分布式仲裁冲突检测分布式仲裁冲突检测分布式仲裁并行竞争分布式仲裁并行竞争分布式仲裁总线判优控制总线判优控制分步式分步式自举分布式仲裁自举分布式仲裁自举分布式仲裁方法使用多个请求线自举分布式仲裁方法使用多个请求线不需要中心裁决器不需要中心裁决器每个设备独立地决定自己是否是最高优先级请求者。每个设备独立地决定自己是否是最高优先级请求者。每个需要请求总线控制权的设备在各自的总线请求线上送出请每个需要请求总线控制权的设备在各自的总线请求线上送出请求信号求信号在总线裁决期间，每个设备将有关请求线上的信号合成后取回在总线裁决期间，每个设备将有关请求线上的信号合成后取回分析，根据这些请求信号确定自己能否拥有总线控制权。分析，根据这些请求信号确定自己能否拥有总线控制权。每个设备通过取回的合成信息能够检测出其他设备是否发出了总线每个设备通过取回的合成信息能够检测出其他设备是否发出了总线请求。请求。如果一个设备在发出总线请求的同时，检测到其他优先级更高如果一个设备在发出总线请求的同时，检测到其他优先级更高的设备也请求使用总线，则本设备不立即使用总线；否则，本的设备也请求使用总线，则本设备不立即使用总线；否则，本设备就可立即使用总线。设备就可立即使用总线。NuBus（Macintoshi II中的底板式总线）和中的底板式总线）和SCSI总线采用此方案。总线采用此方案。总线判优控制总线判优控制分布式分布式自举分布式仲裁自举分布式仲裁BR3 BR2 I/O接口0I/O接口1I/O接口3BR0BR1I/O接口2假定：假定：I/OI/O接口接口0 0的优先级最低，的优先级最低，I/OI/O接口接口3 3的优先级最高。的优先级最高。BRBR0 0为为总线忙总线忙信号线信号线BRBRi i(i(i从从1 13)3)为为I/OI/O接口接口i i的总线请求信号线。的总线请求信号线。总线判优控制总线判优控制分布式分布式基本思想：基本思想：在冲突检测分布式仲裁方法中，每个在冲突检测分布式仲裁方法中，每个设备独立地请求总线，多个同时使用总线的设备设备独立地请求总线，多个同时使用总线的设备会发生冲突，这时冲突被检测到，按照某种策略会发生冲突，这时冲突被检测到，按照某种策略在冲突的各方选择一个设备。在冲突的各方选择一个设备。EthernetEthernet总线仲裁方案（总线仲裁方案（CDMA/CDCDMA/CD）先听后讲先听后讲边讲边听边讲边听随机重发随机重发冲突检测分布式仲裁冲突检测分布式仲裁总线判优控制总线判优控制分布式分布式并行竞争分布式仲裁并行竞争分布式仲裁基本思想：基本思想：总线上的每个设备都有唯一的仲裁号。总线上的每个设备都有唯一的仲裁号。需要使用总线的设备把需要使用总线的设备把“仲裁号仲裁号”发到仲裁线上发到仲裁线上设备根据并行竞争算法决定是否获得总线使用权设备根据并行竞争算法决定是否获得总线使用权发送最大仲裁号的设备将获得总线使用权。发送最大仲裁号的设备将获得总线使用权。8 8位，可以表示位，可以表示256256个优先级。仲裁号为个优先级。仲裁号为255255的设备优先的设备优先级最高，而最低级最高，而最低与自举分布式仲裁算法相比，可以用很少的与自举分布式仲裁算法相比，可以用很少的仲裁线挂接大量的设备。仲裁线挂接大量的设备。Futurebus+Futurebus+总线标准采用这种仲裁方案。总线标准采用这种仲裁方案。总线判优控制总线判优控制分布式分布式仲裁算法：仲裁算法：每个设备的仲裁逻辑将检查仲裁线上的结果值，每个设备的仲裁逻辑将检查仲裁线上的结果值，并根据下列规则修改它放到总线上的仲裁号：如果该设备的并根据下列规则修改它放到总线上的仲裁号：如果该设备的仲裁号中有某一位为仲裁号中有某一位为0 0，而这一位对应的仲裁线信号为，而这一位对应的仲裁线信号为1 1，则，则修改这个仲裁号，使其所有低位都从总线上撤销（送出一个修改这个仲裁号，使其所有低位都从总线上撤销（送出一个“0 0”）。这样，具有最高仲裁号的设备将会发现它的仲裁）。这样，具有最高仲裁号的设备将会发现它的仲裁号和留在仲裁线上的号匹配，所以它将赢得总线使用权。号和留在仲裁线上的号匹配，所以它将赢得总线使用权。并行竞争分布式仲裁并行竞争分布式仲裁仲裁线仲裁号 两个设备同时要求使用总线，仲裁号分别是两个设备同时要求使用总线，仲裁号分别是00000101和和00001010；最终留在仲裁线上的；最终留在仲裁线上的号为号为00001010。裁决号裁决号1裁决号裁决号2裁决线电平裁决线电平裁决线逻辑裁决线逻辑00000101高高高高高高高高高高高高高高高高00001010高高高高高高高高低低高高低低高高高高高高高高高高低低高高低低高高00001010cnABABcn表表7.1 并行竞争裁决逻辑举例分析结果并行竞争裁决逻辑举例分析结果循环菊花链循环菊花链(Round Robin Daisy Chaining)分布式仲裁获准接管总线总线的模块同时兼作当前的总线仲裁器每个模块的优先权取决于它沿总线允许信号BG传输方向距当前总线控制器的远近总线使用权分配小结总线使用权分配小结选择不同裁决方案的因素：总线在I/O设备的数量和总线长度的可扩充性方面如何？总线裁决应该多快？需要什么程度的公正性等。集中式、分布式优先级固定、优先级可变公平性问题自举式：优先级固定冲突检测式：公平，无优先级并行竞争式：优先级固定同步通信方式同步通信方式通信双方由统一时标控制数据传送称为通信双方由统一时标控制数据传送称为同步通信同步通信。时标通。时标通常由常由CPUCPU的总线控制部件发出，送到总线上的所有部件；的总线控制部件发出，送到总线上的所有部件；也可以由每个部件各自的时序发生器发出，但是必须有总也可以由每个部件各自的时序发生器发出，但是必须有总线控制部件发出的时钟信号对它们进行同步。线控制部件发出的时钟信号对它们进行同步。对于对于读读命令，其传输周命令，其传输周期为：期为：T T1 1：主模块发地址：主模块发地址T T2 2：主模块发读命令：主模块发读命令T T3 3：从模块提供数据：从模块提供数据T T4 4：主模块撤销读命令：主模块撤销读命令总线读周期读命令地址data数据时钟T1T2T3T4同步通信方式同步通信方式地址写命令data数据时钟总线写周期总线写周期T1T2T3T4对于对于写写命令，其传输周期为：命令，其传输周期为：T1：主模块发地址：主模块发地址T1.5：主模块提供数据：主模块提供数据T2：主模块发写命令，从模块必须在规定时间内将数据写入地址总线：主模块发写命令，从模块必须在规定时间内将数据写入地址总线所指明的单元中所指明的单元中T4：主模块撤销写命令和数据等信号：主模块撤销写命令和数据等信号同步通信方式的优点同步通信方式的优点与缺点与缺点:1.优点是模块间的配合简单一致；2.缺点是主从模块时间配合属强制性同步，必须按速度最慢的部件来设计公共时钟。同步通信协议（读操作）同步通信协议（读操作）总线周期、时钟周期总线周期、时钟周期异步通信方式异步通信方式异步通信方式克服了同步通信的缺点，允许各模异步通信方式克服了同步通信的缺点，允许各模块速度的不一致性，给设计者充分的灵活性和选块速度的不一致性，给设计者充分的灵活性和选择余地。择余地。异步通信方式没有公共的时钟标准，而是采用应异步通信方式没有公共的时钟标准，而是采用应答方式（又称握手方式）答方式（又称握手方式）：主设备发：主设备发RequestRequest，从，从设备响应设备响应AckAck；当然，这就要求主从模块之间要增；当然，这就要求主从模块之间要增加两条应答线。加两条应答线。异步通信方式分为三种类型异步通信方式分为三种类型不互锁方式不互锁方式半互锁方式半互锁方式全互锁方式全互锁方式CPUI/O接口读/写地址数据ReqACK异步通信方式的三种类型异步通信方式的三种类型不互锁方式不互锁方式主设备发Request后，间隔固定时间，认为从设备已经收到；从设备发ACK后，间隔固定时间，认为主设备也收到。半互锁方式半互锁方式主设备发Request后，等待ACK；从设备发ACK后，不等待主设备。全互锁方式全互锁方式主从设备相互等待不互锁方式不互锁方式半互锁方式半互锁方式全互锁方式全互锁方式请求请求应答应答请求请求应答应答请求请求应答应答全互锁时序全互锁时序writereadAddressMasterSlaveDatatheres somedataIvegot itI see yougot itI see yousee I got it异步通信协议异步通信协议时钟时钟读读地址地址应答应答数据数据读读地址地址MSYN数据数据SSYN同步总线时序图同步总线时序图异步总线时序图异步总线时序图同步总线同步总线 vs.异步总线异步总线半同步通信方式半同步通信方式按同步方式定时按同步方式定时增加增加waitwait状态信号线状态信号线在在T T2 2/T/T3 3之间插入之间插入T Tw w以读命令为例，半同步通信时序为：以读命令为例，半同步通信时序为：T T1 1：主模块发地址：主模块发地址T T2 2：主模块发读命令：主模块发读命令T Tw w：当：当WAITWAIT信号为低电平有效时，进入等待，其时间间隔与信号为低电平有效时，进入等待，其时间间隔与T T统统一一T Tw w：当：当WAITWAIT信号为低电平有效时，进入等待，其时间间隔与信号为低电平有效时，进入等待，其时间间隔与T T统统一一T T3 3：从模块提供数据：从模块提供数据T T4 4：主模块撤销读命令：主模块撤销读命令时钟时钟地址地址数据数据时钟周期时钟周期总线传输周期总线传输周期读命令读命令就绪就绪回答回答主主设设备备从从设设备备半同步通信协议半同步通信协议TwTw半同步通信方式的特点半同步通信方式的特点半同步通信方式集同步与异步通信之优点，适用半同步通信方式集同步与异步通信之优点，适用于系统工作速度不高，但又包含了许多工作速度于系统工作速度不高，但又包含了许多工作速度差异较大的各类设备的简单系统。差异较大的各类设备的简单系统。半同步通信控制方式比异步通信简单，可靠性较半同步通信控制方式比异步通信简单，可靠性较高。高。半同步通信方式的缺点是对系统时钟频率不能要半同步通信方式的缺点是对系统时钟频率不能要求太高