惠州学院数电时序逻辑电路学习教案.pptx

会计学1惠州学院惠州学院(xuyun)数电时序逻辑电路数电时序逻辑电路第一页，共93页。一、时序逻辑电路一、时序逻辑电路(lu j din l)的结构特点：的结构特点：X(x1，x2，xi)输入信号输入信号(xnho)Y(y1，y2，yj)输出信号输出信号(xnho)Z(z1，z2，zk)存储电路的输入信号存储电路的输入信号(xnho)Q(q1，q2，qL)存储电路的输出信号存储电路的输出信号(xnho)1.时序电路包含组合电路和存储电路两个组成部分时序电路包含组合电路和存储电路两个组成部分(z chn b fn)，而，而存储电路必不可少。存储电路必不可少。2.存储电路的输出状态必须反馈到输入端，与输入存储电路的输出状态必须反馈到输入端，与输入信号一起共同决定组合电路的输出信号一起共同决定组合电路的输出第1页/共92页第二页，共93页。Y(tn)=FX(tn)，Q(tn)输出方程输出方程Q(tn+1)=GZ(tn)，Q(tn)状态方程状态方程Z(tn)=HX(tn)，Q(tn)驱动方程（激励方程）驱动方程（激励方程）tn，tn+1表示相邻的两个离散时间；表示相邻的两个离散时间；q1，q2，,qL为状态变为状态变量，代表量，代表(dibio)存储器的输出状态，存储器的输出状态，Q为状态向量为状态向量第2页/共92页第三页，共93页。1.按照存储单元状态变化的特点，时序电路可以分成按照存储单元状态变化的特点，时序电路可以分成同步时序电路和异步时序电路两大类。同步时序电路和异步时序电路两大类。在同步时序电路中，所有触发器的状态变化都是在同步时序电路中，所有触发器的状态变化都是在同一时钟信号作用下同时在同一时钟信号作用下同时(tngsh)发生的。发生的。而在异步时序电路中，各触发器状态的变化不是而在异步时序电路中，各触发器状态的变化不是同时同时(tngsh)发生，而是有先有后。异步时序电路根发生，而是有先有后。异步时序电路根据电路的输入是脉冲信号还是电平信号，又可分为：据电路的输入是脉冲信号还是电平信号，又可分为：脉冲异步时序电路和电平异步时序电路。脉冲异步时序电路和电平异步时序电路。一、时序逻辑电路一、时序逻辑电路(lu j din l)的分类：的分类：第3页/共92页第四页，共93页。2.按照输出信号的特点，时序电路可分为米里型按照输出信号的特点，时序电路可分为米里型（mealy）和摩尔）和摩尔(m r)型（型（moore）两种。）两种。mealy型电路的输出状态不仅与存储电路有关，型电路的输出状态不仅与存储电路有关，而且与输入也有关，其输出函数而且与输入也有关，其输出函数Y为：为：Y(tn)=FX(tn)，Q(tn)moore型电路的输出状态仅与存储电路的状态有型电路的输出状态仅与存储电路的状态有关而与输入无关，其输出函数关而与输入无关，其输出函数Y为：为：Y(tn)=FQ(tn)第4页/共92页第五页，共93页。三、时序机：用输入信号和电路三、时序机：用输入信号和电路(dinl)状态（状态变量）状态（状态变量）的逻辑函数去描述时序电路的逻辑函数去描述时序电路(dinl)逻辑功能的方法也叫做逻辑功能的方法也叫做时序机（状态机）。时序机（状态机）。时序电路时序电路(dinl)的典型电路的典型电路(dinl)有：寄存器，移有：寄存器，移位寄存器，计数器等，其分析方法比组合电路位寄存器，计数器等，其分析方法比组合电路(dinl)更复更复杂些，要引进一些新方法。杂些，要引进一些新方法。第5页/共92页第六页，共93页。6.2 6.2 6.2 6.2 同步同步同步同步(tngb)(tngb)(tngb)(tngb)时序电路分时序电路分时序电路分时序电路分析析析析 只要只要(zhyo)能写出给定逻辑电路的输出方程、状能写出给定逻辑电路的输出方程、状态方程、驱动方程，就能表示其逻辑功能，可据此求态方程、驱动方程，就能表示其逻辑功能，可据此求出在任意给定输入变量和电路现状态下电路的次态和出在任意给定输入变量和电路现状态下电路的次态和输出。输出。第6页/共92页第七页，共93页。写各触发器的写各触发器的驱动方程驱动方程写电路的输出写电路的输出(shch)函数函数写触发器的状态方程写触发器的状态方程及时及时(jsh)钟条件钟条件作作状态转换表状态转换表及及状态转换图状态转换图作作时序波形图时序波形图得到电路的逻辑功能得到电路的逻辑功能同同步步时时序序电电路路的的分分析析方方法法输入端的表达式，输入端的表达式，如如T、J、K、D。组合电路的输出组合电路的输出把驱动方程代入特性方程把驱动方程代入特性方程描述输入与状态描述输入与状态转换关系的表格转换关系的表格画出画出时钟脉冲时钟脉冲作用下作用下的输入、输出波形图的输入、输出波形图第7页/共92页第八页，共93页。1.从给定的逻辑图中，写出每个触发器的驱动方程，时从给定的逻辑图中，写出每个触发器的驱动方程，时钟方程和电路的输出钟方程和电路的输出(shch)方程。方程。2.求电路的状态方程。把驱动方程代入相应触发器的特求电路的状态方程。把驱动方程代入相应触发器的特性方程，可求出每个触发器的次态方程。即电路的状态性方程，可求出每个触发器的次态方程。即电路的状态方程，并标出时钟条件。方程，并标出时钟条件。一般一般(ybn)步步骤：骤：3.列出完整的状态转换真值表（包括检查电路能否自启动）。画出列出完整的状态转换真值表（包括检查电路能否自启动）。画出状态转换图或时序图。依次假设初态，代入电路的状态方程，输出状态转换图或时序图。依次假设初态，代入电路的状态方程，输出方程，求出次态。（对方程，求出次态。（对n个触发器来说，应包括个触发器来说，应包括2n个状态）及输出，个状态）及输出，列出完整的状态转换真值表，简称状态转换表。列出完整的状态转换真值表，简称状态转换表。4.确定确定(qudng)时序电路的逻辑功能。时序电路的逻辑功能。第8页/共92页第九页，共93页。例例:做出下图此时序逻辑电路的状态做出下图此时序逻辑电路的状态(zhungti)转换表转换表,状态状态(zhungti)转换图和时序图转换图和时序图 J1=Q2nQ3n，K1=1 J2=Q1n，K2=Q1n Q3n J3=Q1n Q2n，K3=Q2n根据图可写出电路根据图可写出电路(dinl)的驱动方程：的驱动方程：第9页/共92页第十页，共93页。将驱动方程代入将驱动方程代入JK触发器的特征方触发器的特征方程程Qn+1=JQn+KQn中，得状态方程为：中，得状态方程为：Q1n+1=Q2Q3 Q1 Q2n+1=Q1 Q2+Q1Q3 Q2 Q3n+1=Q1Q2Q3+Q2Q3写出输出方程为：写出输出方程为：Y=Q2Q3第10页/共92页第十一页，共93页。由于电路由于电路(dinl)每一时刻的状态都和电路每一时刻的状态都和电路(dinl)的历史情况有关的缘的历史情况有关的缘故故,所以我们有必要将在一系列时钟信号操作下电路所以我们有必要将在一系列时钟信号操作下电路(dinl)状态转换的全状态转换的全部过程找出来部过程找出来,则电路则电路(dinl)的逻辑功能便可一目了然。的逻辑功能便可一目了然。状态转换表：若将任何一组输入变量及电路状态转换表：若将任何一组输入变量及电路(dinl)初态的取值代入初态的取值代入状态方程和输出方程，即可算得电路状态方程和输出方程，即可算得电路(dinl)次态和输出值次态和输出值;以得到的次态以得到的次态作为新的初态，和这时的输入变量取值一起，再代入状态方程和输出方程作为新的初态，和这时的输入变量取值一起，再代入状态方程和输出方程进行计算，又可得到一组新的次态和输出值。如此继续，将结果列为真值进行计算，又可得到一组新的次态和输出值。如此继续，将结果列为真值表形式，便得到状态转换表。表形式，便得到状态转换表。第11页/共92页第十二页，共93页。Q1n+1=0 0 0=1 1=1Q2n+1=0 0+0 0 0=0Q3n+1=0 0 0+0 0=0 Y=0 0=0例题中电路无输入例题中电路无输入(shr)变量，次态和输出只取决于电路的初态，设变量，次态和输出只取决于电路的初态，设初态为初态为Q3Q2Q1=000，代入其状态方程及输出方程，得：，代入其状态方程及输出方程，得：又以又以001为初态，代入得为初态，代入得 Q1n+1=0 0 1=0Q2n+1=1 0+1 0 0=1Q3n+1=1 0 0+0 0=0 再以再以010为初态，代入得为初态，代入得如此继续，依次如此继续，依次(yc)得到得到100，101，110，000，又返回最初设定的初态，又返回最初设定的初态，列出其状态转换表。列出其状态转换表。Q1n+1=1 0 0=0 0=1Q2n+1=0 1+0 0 1=1Q3n+1=0 1 0+1 0=0 第12页/共92页第十三页，共93页。每经过七个时钟触发脉冲以后输出端每经过七个时钟触发脉冲以后输出端Y从从高电平跳变为低电平，且电路的状态循环高电平跳变为低电平，且电路的状态循环一次。一次。所以此电路具有对时钟信号进行计数的功所以此电路具有对时钟信号进行计数的功能，且计数容量等于七，称为能，且计数容量等于七，称为(chn wi)七进制计数器。七进制计数器。若电路初态为若电路初态为111，代入方程得：，代入方程得：Q3Q2Q1=000，Y=1状态状态(zhungti)转换图：转换图：更形象表示时序电路的逻更形象表示时序电路的逻辑功能。辑功能。代表转换方向，输入代表转换方向，输入(shr)变量取值写出斜线之上，输出值写在变量取值写出斜线之上，输出值写在斜线之下。斜线之下。代表状态第13页/共92页第十四页，共93页。时序时序(sh x)图：图：在时钟脉冲序列作用下电路状态，输出状态随时间变化的波形图叫做在时钟脉冲序列作用下电路状态，输出状态随时间变化的波形图叫做时序时序(sh x)图。图。第14页/共92页第十五页，共93页。同步同步(tngb)(tngb)时序时序电路分析电路分析例：例：已知某同步时序电路的逻辑图，分析电路的逻辑功能。已知某同步时序电路的逻辑图，分析电路的逻辑功能。解：解：1.写出各触发器的驱动方程写出各触发器的驱动方程(fngchng)和电路的输出方程和电路的输出方程(fngchng)。驱动驱动(q dn)方程：方程：T1=XQ1nXT2=XQ1n输出方程输出方程:XQ1nQ2nZ=XQ2nQ1n2.写状态方程写状态方程T触发器的特性触发器的特性方程为：方程为：将将T1n、T2n代入则得到代入则得到两个触发器的特性方程两个触发器的特性方程第15页/共92页第十六页，共93页。同步同步(tngb)(tngb)时序电时序电路分析路分析3.作出电路的状态作出电路的状态(zhungti)转换表及状态转换表及状态(zhungti)转换图转换图描述输入与状态描述输入与状态转换关系的表格转换关系的表格现现 入入X现现 态态Q2n Q1n现控制入现控制入T2 T1次次 态态Q2n+1 Q1n+1现输出现输出Z输入：输入信号、触输入：输入信号、触发器的输入及现态量发器的输入及现态量输出：触发器的次输出：触发器的次 态及组合输出态及组合输出Z填表方法填表方法(fngf)：0 00 100001 01 111110 00 11 01 10 000 0T1=XT2n=XnQ1nZ=XQ2nQ1nX Q2n Q1n 所有组合所有组合求求T1T2Z由状态方程由状态方程求求Q2 n+1 Q1 n+1T1=XT2=XQ1n0 1Z=XQ2nQ1n00 10 10 001 00 001 10 001 01 001 11 100 00 01第16页/共92页第十七页，共93页。同步同步(tngb)(tngb)时序电时序电路分析路分析现现 入入X=现现 态态Q2n Q1n现控制入现控制入T2 T1次次 态态Q2n+1 Q1n+1现输出现输出Z0 00 100001 01 111110 00 11 01 10 000 00 100 10 10 001 00 001 10 001 01 001 11 100 00 01由状态表绘出状态图由状态表绘出状态图电路状态电路状态转换条件转换条件转换方向转换方向000110111/11/01/0X/Z1/00/00/00/00/0第17页/共92页第十八页，共93页。同步同步(tngb)(tngb)时序时序电路分析电路分析由状态图得电路由状态图得电路(dinl)的逻辑功能：的逻辑功能：电路电路(dinl)是一个可控是一个可控4进制计数器。进制计数器。X端是控制端，时钟脉冲作为计端是控制端，时钟脉冲作为计数脉冲输入。数脉冲输入。X=1 初态为初态为00时，时，实现实现4进制进制加计数加计数;X=0时时保持原态。保持原态。电路属于米莱型、可控电路属于米莱型、可控4进制计数器。进制计数器。输出不仅取决于电路本身的状态，而且也与输入变量输出不仅取决于电路本身的状态，而且也与输入变量X有关。有关。000110111/11/01/0X/Z1/00/00/00/00/0第18页/共92页第十九页，共93页。同步同步(tngb)(tngb)时序时序电路分析电路分析4.作时序作时序(sh x)波形图波形图初始状态初始状态Q2nQ1n为为00，输入，输入(shr)X 的序列为的序列为1111100111。X=1，4进制加进制加计数计数X=0保持原态保持原态010010111000010010001010X=1，4进制进制加计数加计数第19页/共92页第二十页，共93页。6.3常用的时序电路分析常用的时序电路分析6.3.1寄存器和移位寄存器寄存器和移位寄存器 在数字系统中，常需要将一些数码暂时在数字系统中，常需要将一些数码暂时存放起来，这种暂时存放数码的电路就叫寄存放起来，这种暂时存放数码的电路就叫寄存器。一个触发器可以寄存存器。一个触发器可以寄存1位二进制数码，位二进制数码，要寄存几位数码，就应具备几个触发器。此要寄存几位数码，就应具备几个触发器。此外，寄存器还应具有由门电路构成的控制电外，寄存器还应具有由门电路构成的控制电路，以保证信号的接收和清除路，以保证信号的接收和清除(qngch)。移位寄存器除了具有寄存数码的功能外，移位寄存器除了具有寄存数码的功能外，还具有移位功能，即在移位脉冲作用下，能还具有移位功能，即在移位脉冲作用下，能够把寄存器中的数依次向右或向左移。它是够把寄存器中的数依次向右或向左移。它是一个同步时序逻辑电路。一个同步时序逻辑电路。第20页/共92页第二十一页，共93页。6.3 常常 用用(chn yn)时时序序逻逻辑辑电电路路6.3.1寄存器和移位寄存器和移位(y wi)寄寄存器存器双双2位寄存器位寄存器74LS75 定定义义：在在数数字字电电路路中中，用用来来存存放放(cnfng)二进制数据或代码的电路。二进制数据或代码的电路。当当CP=1时时，送送到到数数据据输输入入端端的的数数据据被被存存入入寄寄存存器器，当当 CP=0时时，存入寄存器的数据将保持不变。存入寄存器的数据将保持不变。并行输入、并行输出并行输入、并行输出双双2位寄存器位寄存器74LS75（1）寄存器）寄存器第21页/共92页第二十二页，共93页。6.3 常常 用用(chn yn)时序逻辑电路时序逻辑电路 该该寄寄存存器器具具有有异异步步清清零零功功能能，当当RD=0时时，触触发发器器全全部部清清零零；当当RD=1，仅仅在在上上升升沿沿，送送到到数数据据输输入入端端的的数数据据被被存存入入(cn r)寄寄存存器器，实实现现送送数数功功能能。由由于于此此寄寄存存器器是是由由边边沿沿触触发发器器构构成成，所所以以其其抗抗干干扰扰能能力力很强。很强。4位寄存器位寄存器74LS175 4位寄存器位寄存器74LS175第22页/共92页第二十三页，共93页。单拍工作方式寄存器，其接收单拍工作方式寄存器，其接收(jishu)数码时数码时所有数码都是同时读入的，而且触发器中的数据是所有数码都是同时读入的，而且触发器中的数据是并行地出现在输出端的，因此称此种输入、输出方并行地出现在输出端的，因此称此种输入、输出方式为并行输入、并行输出方式。式为并行输入、并行输出方式。74ls175逻辑图逻辑图第23页/共92页第二十四页，共93页。二二.移位移位(y wi)寄存寄存器器 所谓所谓“移位移位”，就是将寄存器所存各位，就是将寄存器所存各位 数据，在每个移位脉冲的作用下，向左或数据，在每个移位脉冲的作用下，向左或向右移动一位。根据移位方向向右移动一位。根据移位方向(fngxing)，常把它分成左移寄存器、右移寄存器，常把它分成左移寄存器、右移寄存器 和和 双向移位寄存器三种：双向移位寄存器三种：寄存器寄存器左移左移(a)寄存器寄存器右移右移(b)寄存器寄存器双向双向移位移位(c)第24页/共92页第二十五页，共93页。根据移位数据根据移位数据的输入的输入(shr)输出方式，又可输出方式，又可将它分为串行输将它分为串行输入入(shr)串行串行输出、串行输入输出、串行输入(shr)并行输并行输出、并行输入出、并行输入(shr)串行输串行输出和并行输入出和并行输入(shr)并行输并行输出四种电路结构：出四种电路结构：FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF串入串出串入串出串入并出串入并出并入并入(bn r)串出串出并入并入(bn r)并出并出第25页/共92页第二十六页，共93页。从从CP上升沿开始到输出新状态的建立需要经过一上升沿开始到输出新状态的建立需要经过一段传输延迟时间，所以当段传输延迟时间，所以当CP上升沿同时作用于所上升沿同时作用于所有触发器时，它们输入端的状态都未改变。于是，有触发器时，它们输入端的状态都未改变。于是，FF1按按Q0原来的状态翻转，原来的状态翻转，FF2按按Q1原来的状态原来的状态翻转，翻转，FF3按按Q2原来的状态翻转，同时，输入端原来的状态翻转，同时，输入端的代码存入的代码存入FF0，总的效果是寄存器的代码依次，总的效果是寄存器的代码依次右移一位。例如在四个右移一位。例如在四个CP周期内输入代码依次为周期内输入代码依次为1011，移位，移位(y wi)情况如状态表。情况如状态表。6.3 常用(chn yn)时序逻辑电路u 4位位右右移移(yu y)移移位位寄存器寄存器第26页/共92页第二十七页，共93页。可见，经过可见，经过4个个CP信号后，串行信号后，串行输入的四位代码输入的四位代码(di m)全部移入了移全部移入了移位寄存器，并在四个输出端得到并行位寄存器，并在四个输出端得到并行输出代码输出代码(di m)。利用移位寄存器可。利用移位寄存器可实现代码实现代码(di m)的串行的串行并行转换。并行转换。如果首先将如果首先将4位数据并行地置入移位数据并行地置入移位寄存器的位寄存器的4个触发器中，然后连续加个触发器中，然后连续加入入4个移位脉冲，则移位寄存器中的个移位脉冲，则移位寄存器中的4位代码位代码(di m)将从串行输出端将从串行输出端D0依依次送出，从而实现数据的并行次送出，从而实现数据的并行串行串行转换。转换。第27页/共92页第二十八页，共93页。用用JK触发器构成的移位寄存器触发器构成的移位寄存器,功能和上面电路功能和上面电路(dinl)相同相同第28页/共92页第二十九页，共93页。为便于扩展逻辑功能和增加为便于扩展逻辑功能和增加(zngji)使用的灵活性，在定型生产的移位寄存器使用的灵活性，在定型生产的移位寄存器集成电路上有的又附加了左、右移控制、数据并行输入、保持、异步置零（复集成电路上有的又附加了左、右移控制、数据并行输入、保持、异步置零（复位）等功能。如位）等功能。如74LS194A是一个是一个4位双向移位寄存器。位双向移位寄存器。第29页/共92页第三十页，共93页。双向移位双向移位(y wi)寄存器寄存器74LS194A的功的功能表能表:第30页/共92页第三十一页，共93页。6.3 常常用用时时序序(sh x)逻逻辑电路辑电路双向移位双向移位(y wi)寄存器寄存器74LS194第31页/共92页第三十二页，共93页。用两片用两片74LS194A接成接成8位双向移位位双向移位(y wi)寄存器寄存器:第32页/共92页第三十三页，共93页。6.3 常常 用用(chn yn)时序逻辑电路时序逻辑电路74LS194应用应用(yngyng)举例举例P276 例例6.3.1第33页/共92页第三十四页，共93页。6.3.2计数器计数器 用于对时钟脉冲计数，还可用于定时、分频、用于对时钟脉冲计数，还可用于定时、分频、产生产生(chnshng)节拍脉冲和脉冲序列、进行数字节拍脉冲和脉冲序列、进行数字运算等。运算等。1.按计数器中的触发器是否同时翻转分类，可把计按计数器中的触发器是否同时翻转分类，可把计数器分为同步和异步两类。在同步计数器中，当数器分为同步和异步两类。在同步计数器中，当时钟脉冲输入时触发器的翻转是同时发生的。而时钟脉冲输入时触发器的翻转是同时发生的。而在异步计数器中，触发器的翻转有先有后，不同在异步计数器中，触发器的翻转有先有后，不同时翻转。时翻转。2.按计数过程中计数器中的数字增减(zn jin)分类：加法加法(jif)计计数器：数器：减法计数器：做依次递减计数减法计数器：做依次递减计数可逆计数器：计数过程可增可减可逆计数器：计数过程可增可减随计数脉冲的输入而做依次随计数脉冲的输入而做依次递增计数递增计数第34页/共92页第三十五页，共93页。3.按计数器中数字按计数器中数字(shz)的编码方式分：二进制计数器、的编码方式分：二进制计数器、二十进制计数器、循环码计数器等二十进制计数器、循环码计数器等4.按计数容量分类：有十进制计数器、按计数容量分类：有十进制计数器、十二进制计数器、十二进制计数器、六十进制计数器等等。六十进制计数器等等。一、同步一、同步(tngb)计数器：计数器：1.同步同步(tngb)二进制计数器二进制计数器a).同步同步(tngb)二进制加法二进制加法计数器：计数器：同步计数器既可用同步计数器既可用T触发器构成，也可以用触发器构成，也可以用T触发器构触发器构成。成。第35页/共92页第三十六页，共93页。用用T触发器构成的同步触发器构成的同步(tngb)二进制加法计数器二进制加法计数器 驱动(q dn)方程：T0=1 T1=Q0 T2=Q0Q1 T3=Q0Q1Q2第36页/共92页第三十七页，共93页。Q0n+1=Q0 Q1n+1=Q0Q1+Q0Q1 Q2n+1=Q0Q1Q2+Q0Q1Q2 Q3n+1=Q0Q1Q2Q3+Q0Q1Q2Q3电路电路(dinl)的状的状态方程：态方程：电路的输出电路的输出(shch)方程：方程：C=Q0Q1Q2Q3第37页/共92页第三十八页，共93页。状态状态(zhungti)转换表转换表第38页/共92页第三十九页，共93页。电路的状态电路的状态(zhungti)转换转换图图每输入每输入(shr)16个计数脉冲个计数脉冲计数器工作一个循环，并在计数器工作一个循环，并在输出端产生一个进位输出信输出端产生一个进位输出信号，所以又把这个电路叫十号，所以又把这个电路叫十六进制计数器。六进制计数器。第39页/共92页第四十页，共93页。电路电路(dinl)的的时序图时序图由时序图上可以看由时序图上可以看出，若计数输入脉出，若计数输入脉冲冲(michng)的频的频率为率为f0，则，则Q0、Q1、Q2、和和Q3端输端输出脉冲出脉冲(michng)的频率将依次为的频率将依次为f0/2、f0/4、f0/8、和、和f0/16。针对计数器。针对计数器的这种分频功能，的这种分频功能，也把它叫做分频器。也把它叫做分频器。第40页/共92页第四十一页，共93页。4位同步位同步(tngb)二进制计数器二进制计数器74161的逻辑的逻辑图图具有二进制加法计数功具有二进制加法计数功能之外能之外,还具有预置还具有预置(y zh)数、保持和异步置数、保持和异步置零等附加功能。零等附加功能。LD 为为预置预置(y zh)数控制端，数控制端，RD为异步置零端，为异步置零端，D0D3为数据输入端，为数据输入端，C为进位输出端，为进位输出端，EP和和ET为工作状态控制端。为工作状态控制端。第41页/共92页第四十二页，共93页。74161的功能表如下的功能表如下(rxi):74LS161的功能的功能(gngnng)和引脚排列和和引脚排列和74161相同。相同。第42页/共92页第四十三页，共93页。四四位位(s(s wi)wi)二二进进制制同同步步计计数数器器74LS161 74LS161 四个主从四个主从(zhcng)J-K触发器构成触发器构成(1)逻辑逻辑(lu j)符号符号D A:高位高位低位（低位（预置数预置数）CLK:时钟时钟输入输入CLR:异步清零，低电平有效。异步清零，低电平有效。LOAD:同步预置，低电平有效。同步预置，低电平有效。QD QA:高位高位低位低位ENP、ENT：使能端，多片级联：使能端，多片级联。RCO：进位：进位。第43页/共92页第四十四页，共93页。b).同步同步(tngb)二进制减法计数器：二进制减法计数器：用用T触发器接成的同步触发器接成的同步(tngb)二进制减法计数二进制减法计数器器第44页/共92页第四十五页，共93页。同步二进制减法同步二进制减法(jinf)计数器的状态转换真值表计数器的状态转换真值表第45页/共92页第四十六页，共93页。有些应用场合要求计数器既能进行递增有些应用场合要求计数器既能进行递增(dzng)计数又计数又能进行递减计数，这就需要做成加能进行递减计数，这就需要做成加/减（可逆）计数器。减（可逆）计数器。74LS191和和74LS193是具有异步预置数功能的同步二进制是具有异步预置数功能的同步二进制加加/减法计数器。减法计数器。b).同步同步(tngb)二进制加二进制加/减法计数器：减法计数器：第46页/共92页第四十七页，共93页。单时钟同步单时钟同步(tngb)十十六进制加六进制加/减计数器减计数器74LS191LD 为预置为预置(y zh)数数输入端，输入端，D0D3为为数据输入端，数据输入端，U/D为为加减技术控制端，加减技术控制端，C/B为进位为进位/借位输出借位输出端输出端，端输出端，CP0为串为串行时钟输出端。行时钟输出端。电路只有电路只有(zhyu)一个时钟信号输入一个时钟信号输入端，电路的加、减端，电路的加、减由由U/D的电平决定，的电平决定，所以称这种电路结所以称这种电路结构为单时钟结构。构为单时钟结构。第47页/共92页第四十八页，共93页。74191的功能表的功能表74191的时序(sh x)图：CP0是串行时钟输出端。是串行时钟输出端。当当C/B=1的情况下，在下的情况下，在下一个一个CPI上升上升(shngshng)沿到达前沿到达前CPO端有一个负脉冲输端有一个负脉冲输出出第48页/共92页第四十九页，共93页。双时钟双时钟(shzhng)同步同步十六进制加十六进制加/减计数器减计数器74LS193加法计数脉冲加法计数脉冲(michng)和减法计和减法计数脉冲数脉冲(michng)来来自两个不同的脉冲自两个不同的脉冲(michng)源。当源。当CPU端有计数脉冲端有计数脉冲(michng)输入时，输入时，计数器做加法计数；计数器做加法计数；当当CPD有计数脉冲有计数脉冲(michng)输入时，输入时，计数器做减法计数。计数器做减法计数。加到加到CPU和和CPD上的上的计数脉冲计数脉冲(michng)在时间上应该错开。在时间上应该错开。74193也具有异步置零也具有异步置零和预置数功能。和预置数功能。第49页/共92页第五十页，共93页。2.同步(tngb)十进制计数器a)同步(tngb)十进制加法计数器T0=1T1=Q0Q3T2=Q0Q1T3=Q0Q1Q2+Q0Q3Q0n+1=Q0Q1n+1=Q0Q3Q1+Q0Q3Q1Q2n+1=Q0Q1Q2+Q0Q1Q2Q3n+1=(Q0Q1Q2+Q0Q3)+(Q0Q1Q2+Q0Q3)Q3状态方程：状态方程：驱动驱动(q dn)方程：方程：由由T触发器构成，在二进制加法计数器基础上改造触发器构成，在二进制加法计数器基础上改造(gizo)得到得到第50页/共92页第五十一页，共93页。状态(zhungti)转换表：第51页/共92页第五十二页，共93页。电路电路(dinl)的状态的状态转换图转换图第52页/共92页第五十三页，共93页。同步同步(tngb)十进制加法计数器十进制加法计数器74LS160的逻辑图的逻辑图74160的功能表与的功能表与74161的功能表相的功能表相同同(xin tn)，不同的只是进制。不同的只是进制。LD 为预置数控制端，为预置数控制端，RD为异步置零端，为异步置零端，D0D3为数据输入为数据输入端，端，C为进位输出为进位输出(shch)端，端，EP和和ET为工作状态控制为工作状态控制端。端。第53页/共92页第五十四页，共93页。b)同步(tngb)十进制减法计数器从同步二进制减法计数器基础从同步二进制减法计数器基础(jch)上演变而来，其驱动方上演变而来，其驱动方程和状态方程如下：程和状态方程如下：T0=1T1=Q0(Q1Q2Q3)T2=Q0Q1(Q1Q2Q3)T3=Q0Q1Q2Q0n+1=Q0Q1n+1=Q0(Q2+Q3)Q1+Q0 Q1Q2n+1=(Q0Q1Q3)Q2+(Q0+Q1)Q2Q3n+1=(Q0Q1Q2)Q3+(Q0+Q1+Q2)Q3第54页/共92页第五十五页，共93页。状态状态(zhungti)转转换表：换表：第55页/共92页第五十六页，共93页。单时钟单时钟(shzhng)同步十进制可逆计数器同步十进制可逆计数器74LS190的逻辑图的逻辑图当加减控制信号当加减控制信号(xnho)U/D=0时做加法计时做加法计数；数；当当U/D=1时做减法计数时做减法计数LD 为预置数输入端，为预置数输入端，D0D3为数据输入端，为数据输入端，U/D为加减技术控制为加减技术控制端，端，C/B为进位为进位/借位借位输出输出(shch)端输出端输出(shch)端，端，CP0为串为串行时钟输出行时钟输出(shch)端。端。74LS190的功能表与的功能表与74LS191的功能表相同，不同的功能表相同，不同的只是进制。的只是进制。第56页/共92页第五十七页，共93页。二、异步计数器：二、异步计数器：1异步二进制计数器：采用从低位到高位逐位进位(jnwi)的方式工作。由由T触发器构触发器构成，只需将低成，只需将低位触发器的位触发器的Q端端接至高位接至高位(o wi)触发器的时触发器的时钟输入端就行钟输入端就行了。了。由时序图可见，触由时序图可见，触发器输出端状态的发器输出端状态的建立建立(jinl)要比要比CP下降沿滞后一下降沿滞后一个传输延迟时间。个传输延迟时间。第57页/共92页第五十八页，共93页。用上升沿触发的用上升沿触发的T触发器同样触发器同样(tngyng)可以组成异步二进制加法计可以组成异步二进制加法计数器，但每一级触发器的进位脉冲应改由数器，但每一级触发器的进位脉冲应改由Q端输出。端输出。由由T触发器组成的异步二进制减法计数器触发器组成的异步二进制减法计数器第58页/共92页第五十九页，共93页。异步二进制减法异步二进制减法(jinf)计数器计数器异步二进制加法和减法计数器都是将低位触发器的一个输出端接到异步二进制加法和减法计数器都是将低位触发器的一个输出端接到高位触发器的时钟输入端而构成。采用下降沿动作的高位触发器的时钟输入端而构成。采用下降沿动作的T触发器时，触发器时，加法计数器以加法计数器以Q端为输出端，减法计数器以端为输出端，减法计数器以Q端为输出端。而在采端为输出端。而在采用上升沿动作的用上升沿动作的T 触发器时，情况触发器时，情况(qngkung)正好相反，加法计正好相反，加法计数器以数器以Q端为输出端，减法计数器以端为输出端，减法计数器以Q端为输出端。端为输出端。第59页/共92页第六十页，共93页。2异步十进制计数器异步十进制计数器J0=K0=1J1=Q3 ,K2=1J2=K2=1J3=Q1Q2驱动驱动(q dn)方程：方程：状态方程与时钟状态方程与时钟(shzhng)条件：条件：Q0n+1=Q0 (CP0)Q1n+1=Q3Q1(CP1=Q0)Q2n+1=Q2(CP2=Q1)Q3n+1=Q1Q2Q3(CP3=Q0)第60页/共92页第六十一页，共93页。异步十进制加法异步十进制加法(jif)计数器的计数器的时序图时序图和同步计数器相比，异步计数器具有结构简单的优点。但异步计数和同步计数器相比，异步计数器具有结构简单的优点。但异步计数器也存在两个明显的缺点：一个是工作频率比较低，因为异步计数器也存在两个明显的缺点：一个是工作频率比较低，因为异步计数器的各级触发器是以串行进位方式连接的；第二个是在电路状态译器的各级触发器是以串行进位方式连接的；第二个是在电路状态译码时存在竞争码时存在竞争(jngzhng)冒险现象。冒险现象。第61页/共92页第六十二页，共93页。二五十进制异步计数器二五十进制异步计数器74LS290F1和和F3的的CP端从端从CP1端单独引出。若以端单独引出。若以CP0为计数脉冲输入端、为计数脉冲输入端、Q0为输出端，为输出端，即得到即得到(d do)二进制计数器（或二分频器）；若以二进制计数器（或二分频器）；若以CP1作为计数脉冲输入端、作为计数脉冲输入端、Q3为输出端，则得到为输出端，则得到(d do)五进制计数器（或五分频器）；若将五进制计数器（或五分频器）；若将CP1与与Q0相相连，同时以连，同时以CP0为计数脉冲输入端、为计数脉冲输入端、Q3为输出端，则得到为输出端，则得到(d do)十进制计数器十进制计数器（或十分频器）。（或十分频器）。第62页/共92页第六十三页，共93页。三、任意进制计数器的构成三、任意进制计数器的构成(guchng)方法：方法：目前常见的计数器芯片在计数进制上只做成应用较广的几种类型，目前常见的计数器芯片在计数进制上只做成应用较广的几种类型，如十进制、十六进制、如十进制、十六进制、7位二进制、位二进制、12位二进制、位二进制、14位二进制等。位二进制等。在需要其它任意在需要其它任意(rny)一种进制的计数器时，只能用已有的计数一种进制的计数器时，只能用已有的计数器产品经外电路的连接方式得到。器产品经外电路的连接方式得到。假定已有的是假定已有的是N进制计数器，而需要得到进制计数器，而需要得到M进制计数器。进制计数器。1当当MN时：必须用多片时：必须用多片N进制计数器组合构成，连接方式可分为串进制计数器组合构成，连接方式可分为串行进位方式、并行进位方式、整体置零方式和整体置数方式几种行进位方式、并行进位方式、整体置零方式和整体置数方式几种(j zhn)。例例1：试用两片同步十进制计数器接成百进制计数器。：试用两片同步十进制计数器接成百进制计数器。并行进位并行进位(jnwi)的连的连接方式接方式第66页/共92页第六十七页，共93页。例例2.试用试用(shyng)两片同步十进制计数器两片同步十进制计数器74160接成二十九进制计数器接成二十九进制计数器串行进位的连接串行进位的连接(linji)方式方式第67页/共92页第六十八页，共93页。四移位四移位(y wi)寄存器型计数器寄存器型计数器环形计数器环形计数器将移位寄存器首将移位寄存器首尾相接，即尾相接，即D0=Q3，在连续，在连续不断地输入时钟不断地输入时钟信号时寄存器里信号时寄存器里的数据将循环右的数据将循环右移。移。环形环形(hun xn)计数器的状态转计数器的状态转换图：换图：取由取由1000、0100、0010和和0001所组成的状态循环为所需要的有效循环，那么同时所组成的状态循环为所需要的有效循环，那么同时还存在着其他几种无效循环。可见，一旦脱离有效循环之后，电路将不会自动返还