数字电子技术试题及答案(题库)(20220218215548).pdf

1 数字电子技术试卷姓名：_ _ 班级：_ 考号：_ 成绩：_本试卷共 6 页，满分100 分；考试时间：90 分钟；考试方式：闭卷题 号一二三四（1）四（2）四（3）四（4）总 分得 分一、填空题（每空1 分，共 20 分）1.有一数码10010011，作为自然二进制数时，它相当于十进制数（），作为 8421BCD码时，它相当于十进制数（）。2.三态门电路的输出有高电平、低电平和（）3 种状态。3TTL 与非门多余的输入端应接（）。4TTL 集成 JK 触发器正常工作时，其dR和dS端应接（）电平。5.已知某函数DCABDCABF，该函数的反函数F=（）。6.如果对键盘上108 个符号进行二进制编码，则至少要（）位二进制数码。7.典型的 TTL 与非门电路使用的电路为电源电压为（）V，其输出高电平为（）V，输出低电平为（）V，CMOS 电路的电源电压为（）V。8 74LS138 是 3 线 8 线译码器，译码为输出低电平有效，若输入为A2A1A0=110 时，输出01234567YYYYYYYY应为（）。9将一个包含有32768 个基本存储单元的存储电路设计16 位为一个字节的ROM。该 ROM 有（）根地址线，有（）根数据读出线。10.两片中规模集成电路10 进制计数器串联后，最大计数容量为（）位。11.下图所示电路中，Y1（）；Y2（）；Y3（）。A B Y1 Y2 Y32 12.某计数器的输出波形如图1 所示，该计数器是（）进制计数器。13驱动共阳极七段数码管的译码器的输出电平为（）有效。二、单项选择题（本大题共15 小题，每小题 2 分，共 30分）（在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。）1.函数 F(A,B,C)=AB+BC+AC的最小项表达式为()。AF(A,B,C)=m（0，2，4）B.(A,B,C)=m（3，5，6，7）CF(A,B,C)=m（0，2，3，4）D.F(A,B,C)=m（2，4，6，7）2 8 线 3线优先编码器的输入为I0I7，当优先级别最高的I7有效时，其输出012YYY的值是（）。A111 B.010 C.000 D.101 3十六路数据选择器的地址输入（选择控制）端有（）个。A16 B.2 C.4 D.8 4.有一个左移移位寄存器，当预先置入1011 后，其串行输入固定接0，在 4 个移位脉冲CP 作用下，四位数据的移位过程是（）。A.1011-0110-1100-1000-0000 B.1011-0101-0010-0001-0000 C.1011-1100-1101-1110-1111 D.1011-1010-1001-1000-0111 5已知 74LS138 译码器的输入三个使能端（E1=1，E2A=E2B=0）时，地址码A2A1A0=011，则输出Y7 Y0是()。A.11111101 B.10111111 C.11110111 D.111111116.一只四输入端或非门，使其输出为1 的输入变量取值组合有()种。A15 B8 C7 D1 7.随机存取存储器具有()功能。A.读/写 B.无读/写 C.只读 D.只写8N个触发器可以构成最大计数长度（进制数）为()的计数器。3 A.N B.2N C.N2 D.2N 9某计数器的状态转换图如下，其计数的容量为()A 八 B.五 C.四 D.三10已知某触发的特性表如下（A、B 为触发器的输入）其输出信号的逻辑表达式为()。ABQn+1说明0 0 Qn保持0 1 0 置 0 1 0 1 置 1 1 1 Qn翻转A Qn+1A B.nn1nQAQAQ C.nn1nQBQAQ D.Qn+1 B 11 有一个 4 位的 D/A 转换器，设它的满刻度输出电压为10V，当输入数字量为1101 时，输出电压为（）。A 8.125V B.4V C.6.25V D.9.375V 12函数 F=AB+BC，使 F=1 的输入 ABC组合为()A ABC=000 B ABC=010 CABC=101 DABC=110 13已知某电路的真值表如下，该电路的逻辑表达式为()。ACYB.ABCYCCABYDCCBYA B C Y A B C Y 0 0 0 0 1 0 0 0 0 0 1 1 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 1 1 1 1 1 14四个触发器组成的环行计数器最多有()个有效状态。A.4 B.6 C.8 D.16 000 001 010 011 100 101 110 111 4 三、判断说明题（本大题共2 小题，每小题5 分，共 10 分）（判断下列各题正误，正确的在题后括号内打“”，错误的打“”。）1、逻辑变量的取值，比大。（）2、D/A 转换器的位数越多，能够分辨的最小输出电压变化量就越小（）。3八路数据分配器的地址输入（选择控制）端有8 个。（）4、因为逻辑表达式A+B+AB=A+B 成立，所以AB=0成立。（）5、利 用 反 馈 归 零 法 获 得 N 进 制 计 数 器 时，若 为 异 步 置 零 方 式，则 状 态SN 只 是 短 暂 的过 渡 状 态，不 能 稳 定 而 是 立 刻 变 为0 状 态。（）6在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。（）7.约束项就是逻辑函数中不允许出现的变量取值组合，用卡诺图化简时，可将约束项当作1，也可当作0。（）8 时序电路不含有记忆功能的器件。（）9 计数器除了能对输入脉冲进行计数，还能作为分频器用。（）10优先编码器只对同时输入的信号中的优先级别最高的一个信号编码.（）四、综合题（共 30 分）1对下列 Z 函数要求：（1）列出真值表；（2）用卡诺图化简；（3）画出化简后的逻辑图。（8 分）Z=CBACBABABC=0（）真值表（2 分）(2)卡诺图化简（2 分）5(3)表达式（2 分）逻辑图（2 分）2试用 3 线 8 线译码器74LS138 和门电路实现下列函数。（8 分）Z（A、B、C）=AB+AC 374LS161 是同步 4 位二进制加法计数器，其逻辑功能表如下，试分析下列电路是几进制计数器，并画出其状态图。（8 分）74LS161 逻辑功能表STA Y7 Y5 Y6 Y4 Y3 Y2 Y1 Y0 STC STB A0 A1 A2 74LS1386 CRLDCTPCTTCP Q3Q2Q1Q00 1 1 1 1 0 1 1 1 0 1 0 1 0 0 0 0 D3D2 D1D0Q3Q2Q1Q0 Q3Q2Q1Q0 加法计数CR LD CTPCTTD3D2D1D0 Q3Q2Q1Q0CO 74LS161 CP CP&“1”“1”“1”7 DCBADCAB4触发器电路如下图所示，试根据CP及输入波形画出输出端Q1、Q2 的波形。设各触发器的初始状态均为“0”（6 分）。数字电子技术 A卷标准答案一、填空题（每空1 分，共 20 分）1.147，93 2.高阻3 高电平或悬空 4高5.F=6.7 7.5，3.6，0.35，3 18 8 10111111 9 11，16 CP A Q1Q28 10.100 11.Y1A B；Y2 A B+A B；Y3A B13.5 14低二、选择题（共30 分，每题2 分）1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 A C C A C A A D B C A D C D B 三、判断题（每题2 分，共 20 分）1 2 3 4 5 6 7 8 9 10 四、综合题（共30 分，每题10 分）1解：（）真值表（2 分）(2)卡诺图化简（2 分）A B C Z 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 0 0 1 1 0 1 1 1 1 0 0 1 1 1(3)表达式（2 分，(4)逻辑图（2 分）Z=CBABA=AB+C BC=0 2 解：Z（A、B、C）=AB+AC=AB(C+C)+AC（B+B）=ABC+ABC+ABC+A BC=m1+m3+m6+m7=7631mmmm（4 分）=1 1 Z C B A 1 0 BC A 01 00 10 11 1 1 1 1 STA Y7 Y5 Y6 Y4 Y3 Y2 Y1 Y0 STC STB A0 A1 A2 74LS138C B A“1”&Z 9（4 分）3解：1当 74LS161从 0000 开始顺序计数到1010 时，与非门输出“0”，清零信号到来，异步清零。（2 分）2该电路构成同步十进制加法计数器。（2 分）3状态图（4 分）4Q1、Q2的波形各3 分。数字电子技术试卷姓名：_ _ 班级：_ 考号：_ 成绩：_CR LD CTPCTTD3D2D1D0 Q3Q2Q1Q0CO 74LS161 CP CP&“1”“1”“1”0000 0001 1001 1000 1010 0011 0111 0010 0101 0110 0100 8 7 6 5 4 2 3 1 9 10 CP A Q1Q210 本试卷共 6 页，满分100 分；考试时间：90 分钟；考试方式：闭卷题 号一二三四（1）四（2）四（3）四（4）总 分得 分一、填空题（每空1 分，共 20 分）1.有一数码10010011，作为自然二进制数时，它相当于十进制数（），作为 8421BCD码时，它相当于十进制数（）。2.三态门电路的输出有高电平、低电平和（）3 种状态。3TTL 与非门多余的输入端应接（）。4TTL 集成 JK 触发器正常工作时，其dR和dS端应接（）电平。5.已知某函数DCABDCABF，该函数的反函数F=（）。6.如果对键盘上108 个符号进行二进制编码，则至少要（）位二进制数码。7.典型的 TTL 与非门电路使用的电路为电源电压为（）V，其输出高电平为（）V，输出低电平为（）V，CMOS 电路的电源电压为（）V。8 74LS138 是 3 线 8 线译码器，译码为输出低电平有效，若输入为A2A1A0=110 时，输出01234567YYYYYYYY应为（）。9将一个包含有32768 个基本存储单元的存储电路设计16 位为一个字节的ROM。该 ROM 有（）根地址线，有（）根数据读出线。10.两片中规模集成电路10 进制计数器串联后，最大计数容量为（）位。11.下图所示电路中，Y1（）；Y2（）；Y3（）。12.某计数器的输出波形如图1 所示，该计数器是（）进制计数器。A B Y1 Y2 Y311 13驱动共阳极七段数码管的译码器的输出电平为（）有效。二、单项选择题（本大题共15 小题，每小题 2 分，共 30分）（在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。）1.函数 F(A,B,C)=AB+BC+AC的最小项表达式为()。AF(A,B,C)=m（0，2，4）B.(A,B,C)=m（3，5，6，7）CF(A,B,C)=m（0，2，3，4）D.F(A,B,C)=m（2，4，6，7）2 8 线 3线优先编码器的输入为I0I7，当优先级别最高的I7有效时，其输出012YYY的值是（）。A111 B.010 C.000 D.101 3十六路数据选择器的地址输入（选择控制）端有（）个。A16 B.2 C.4 D.8 4.有一个左移移位寄存器，当预先置入1011 后，其串行输入固定接0，在 4 个移位脉冲CP 作用下，四位数据的移位过程是（）。A.1011-0110-1100-1000-0000 B.1011-0101-0010-0001-0000 C.1011-1100-1101-1110-1111 D.1011-1010-1001-1000-0111 5已知 74LS138 译码器的输入三个使能端（E1=1，E2A=E2B=0）时，地址码A2A1A0=011，则输出Y7 Y0是()。A.11111101 B.10111111 C.11110111 D.111111116.一只四输入端或非门，使其输出为1 的输入变量取值组合有()种。A15 B8 C7 D1 7.随机存取存储器具有()功能。A.读/写 B.无读/写 C.只读 D.只写8N个触发器可以构成最大计数长度（进制数）为()的计数器。A.N B.2N C.N2 D.2N 9某计数器的状态转换图如下，000 001 010 011 100 101 110 111 12 其计数的容量为()A 八 B.五 C.四 D.三10已知某触发的特性表如下（A、B 为触发器的输入）其输出信号的逻辑表达式为()。ABQn+1说明0 0 Qn保持0 1 0 置 0 1 0 1 置 1 1 1 Qn翻转A Qn+1A B.nn1nQAQAQ C.nn1nQBQAQ D.Qn+1 B 11 有一个 4 位的 D/A 转换器，设它的满刻度输出电压为10V，当输入数字量为1101 时，输出电压为（）。A 8.125V B.4V C.6.25V D.9.375V 12函数 F=AB+BC，使 F=1 的输入 ABC组合为()A ABC=000 B ABC=010 CABC=101 DABC=110 13已知某电路的真值表如下，该电路的逻辑表达式为()。ACYB.ABCYCCABYDCCBYA B C Y A B C Y 0 0 0 0 1 0 0 0 0 0 1 1 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 1 1 1 1 1 14四个触发器组成的环行计数器最多有()个有效状态。A.4 B.6 C.8 D.16 13 三、判断说明题（本大题共2 小题，每小题5 分，共 10 分）（判断下列各题正误，正确的在题后括号内打“”，错误的打“”。）1、逻辑变量的取值，比大。（）2、D/A 转换器的位数越多，能够分辨的最小输出电压变化量就越小（）。3八路数据分配器的地址输入（选择控制）端有8 个。（）4、因为逻辑表达式A+B+AB=A+B 成立，所以AB=0成立。（）5、利 用 反 馈 归 零 法 获 得 N 进 制 计 数 器 时，若 为 异 步 置 零 方 式，则 状 态SN 只 是 短 暂 的过 渡 状 态，不 能 稳 定 而 是 立 刻 变 为0 状 态。（）6在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。（）7.约束项就是逻辑函数中不允许出现的变量取值组合，用卡诺图化简时，可将约束项当作1，也可当作0。（）8 时序电路不含有记忆功能的器件。（）9 计数器除了能对输入脉冲进行计数，还能作为分频器用。（）10优先编码器只对同时输入的信号中的优先级别最高的一个信号编码.（）四、综合题（共 30 分）1对下列 Z 函数要求：（1）列出真值表；（2）用卡诺图化简；（3）画出化简后的逻辑图。（8 分）Z=CBACBABABC=0（）真值表（2 分）(2)卡诺图化简（2 分）14(3)表达式（2 分）逻辑图（2 分）2试用 3 线 8 线译码器74LS138 和门电路实现下列函数。（8 分）Z（A、B、C）=AB+AC 374LS161 是同步 4 位二进制加法计数器，其逻辑功能表如下，试分析下列电路是几进制计数器，并画出其状态图。（8 分）74LS161 逻辑功能表STA Y7 Y5 Y6 Y4 Y3 Y2 Y1 Y0 STC STB A0 A1 A2 74LS13815 CRLDCTPCTTCP Q3Q2Q1Q00 1 1 1 1 0 1 1 1 0 1 0 1 0 0 0 0 D3D2 D1D0Q3Q2Q1Q0 Q3Q2Q1Q0 加法计数CR LD CTPCTTD3D2D1D0 Q3Q2Q1Q0CO 74LS161 CP CP&“1”“1”“1”16 DCBADCAB4触发器电路如下图所示，试根据CP及输入波形画出输出端Q1、Q2 的波形。设各触发器的初始状态均为“0”（6 分）。数字电子技术 A卷标准答案一、填空题（每空1 分，共 20 分）1.147，93 2.高阻3 高电平或悬空 4高5.F=6.7 7.5，3.6，0.35，3 18 8 10111111 9 11，16 CP A Q1Q217 10.100 11.Y1A B；Y2 A B+A B；Y3A B13.5 14低二、选择题（共30 分，每题2 分）三、判断题（每题2 分，共 20 分）0 四、综合题（共30 分，每题10 分）1解：（）真值表（2 分）(2)卡诺图化简（2 分）A B C Z 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 0 0 1 1 0 1 1 1 1 0 0 1 1 1(3)表达式（2 分，(4)逻辑图（2 分）Z=CBABA=AB+C BC=0 2 解：Z（A、B、C）=AB+AC=AB(C+C)+AC（B+B）=ABC+ABC+ABC+A BC=m1+m3+m6+m7=1 1 Z C B A 1 0 BC A 01 00 10 11 1 1 1 1 STA Y7 Y5 Y6 Y4 Y3 Y2 Y1 Y0 STC STB A0 A1 A2 74LS138C B A“1”&Z 18=7631mmmm（4 分）（4 分）3解：1当 74LS161从 0000 开始顺序计数到1010 时，与非门输出“0”，清零信号到来，异步清零。（2 分）2该电路构成同步十进制加法计数器。（2 分）3状态图（4 分）4Q1、Q2的波形各3 分。一、填空题：（每空 3 分，共 15 分）CR LD CTPCTTD3D2D1D0 Q3Q2Q1Q0CO 74LS161 CP CP&“1”“1”“1”0000 0001 1001 1000 1010 0011 0111 0010 0101 0110 0100 8 7 6 5 4 2 3 1 9 10 CP A Q1Q219 1 逻辑函数有四种表示方法，它们分别是（真值表、）、（逻辑图式）、（、逻辑表达）和（卡诺图）。2将 2004 个“1”异或起来得到的结果是（）。3由 555 定时器构成的三种电路中，（）和（）是脉冲的整形电路。4TTL 器件输入脚悬空相当于输入（）电平。5基本逻辑运算有:（）、（）和（）运算。6采用四位比较器对两个四位数比较时，先比较（）位。7触发器按动作特点可分为基本型、（）、（）和边沿型；8如果要把一宽脉冲变换为窄脉冲应采用（）触发器9目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（）电路和（）电路。10施密特触发器有（）个稳定状态.，多谐振荡器有（）个稳定状态。11数字系统按组成方式可分为、两种；12两二进制数相加时，不考虑低位的进位信号是（）加器。13不仅考虑两个_相加，而且还考虑来自_相加的运算电路，称为全加器。14时序逻辑电路的输出不仅和_有关，而且还与_有关。15计数器按CP脉冲的输入方式可分为_和_。16 触发器根据逻辑功能的不同，可分为 _、_、_、_、_等。17根据不同需要，在集成计数器芯片的基础上，通过采用_、_、_等方法可以实现任意进制的技术器。184.一个JK 触发器有个稳态，它可存储位二进制数。19若将一个正弦波电压信号转换成同一频率的矩形波，应采用电路。20 把 JK 触发器改成T 触发器的方法是。21N 个触发器组成的计数器最多可以组成进制的计数器。22基本 RS 触发器的约束条件是。20 23对于 JK 触发器，若KJ，则可完成T 触发器的逻辑功能；若KJ，则可完成D 触发器的逻辑功能。二数制转换（5 分）：1、（）（）（）2、（）（）（）3、（）（）（）4、（）原码（）反码=()补码5、（）原码（）反码=()补码三函数化简题：（5 分）1、化简等式YABCABCABCCBACBAYDCACBABADCY)(，给定约束条件为：2 用卡诺图化简函数为最简单的与或式（画图）。(0,2,8,1 0Ym四画图题：（5 分）1试画出下列触发器的输出波形(设触发器的初态为0)。(12 分)1.2.21 3.2已知输入信号X，Y，Z 的波形如图3 所示，试画出ZYXYZXZYXXYZF的波形。图 3 波形图五分析题（30 分）1、分析如图所示组合逻辑电路的功能。2试分析如图3 所示的组合逻辑电路。(15 分)A B CY&22 1）.写出输出逻辑表达式；2）.化为最简与或式；3).列出真值表；4).说明逻辑功能。3.七、分析如下时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。（）图 4 474161 组成的电路如题37 图所示，分析电路，并回答以下问题（1）画出电路的状态转换图（Q3Q2Q1Q0）；（2）说出电路的功能。（74161 的功能见表）23 题 37 图六设计题：（30 分）1要求用与非门设计一个三人表决用的组合逻辑电路图，只要有 2 票或 3 票同意，表决就通过（要求有真值表等）。2.试用 JK 触发器和门电路设计一个十三进制的计数器,并检查设计的电路能否自启动。(14 分)七（10 分）试说明如图 5 所示的用 555 定时器构成的电路功能，求出 U T+、U T-和 U T，并画出其输出波形。（10 分）图 5 24 答案：一填空题1 真值表、逻辑图、逻辑表达式、卡诺图；20；3施密特触发器、单稳态触发器4高5与、或、非6最高7同步型、主从型；8积分型单稳态9TTL、CMOS;10两、0；11功能扩展电路、功能综合电路；12半13本位（低位），低位进位14该时刻输入变量的取值，该时刻电路所处的状态15同步计数器，异步计数器16RS触发器，T触发器，JK 触发器，T触发器，D触发器17反馈归零法，预置数法，进位输出置最小数法18两，一19多谐振荡器20J=K=T 212n22RS=0 二 数制转换（）：1、（）（）（）2、（）（）（）3、（）（）（）4、（）原码（）反码=()补码5、（）原码（）反码=()补码三化简题：1、利用摩根定律证明公式反演律（摩根定律）：BABABABA25 2、画出卡诺图化简得YACAD四画图题：2五分析题20 分）11、写出表达式2、画出真值表ABY1BCY2CAY3CABCABYA B C Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 0 0 0 1 0 ABCD00 01 11 10 00 m0m4m12m801 m1m5m13m911 m3m7m15m1110 m2m6m14m104 变量卡诺图26 3、当输入 A、B、C中有 2 个或 3个为 1 时，输出 Y 为 1，否则输出Y为 0。所以这个电路实际上是一种3 人表决用的组合电路：只要有2 票或 3票同意，表决就通过。2（1）逻辑表达式CBAYCBAABY21)(（2）最简与或式：ABCCBACBACBAYBCACABY21（3）真值表A B C Y1Y20 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1（4）逻辑功能为：全加器。3.）据逻辑图写出电路的驱动方程：10T01QT102QQT2103QQQT）求出状态方程：010QQn27 101011QQQQQn21021012QQQQQQQn3210321013QQQQQQQQQn）写出输出方程：C3210QQQQ）列出状态转换表或状态转换图或时序图：5)从以上看出，每经过16 个时钟信号以后电路的状态循环变化一次；同时，每经过16 个时钟脉冲作用后输出端C 输出一个脉冲，所以，这是一个十六进制记数器，C 端的输出就是进位。CP Q3Q2Q1Q0等效十进制数C 0 0 0 0 0 0 0 1 0 0 0 1 1 0 2 0 0 1 0 2 0 15 1 1 1 1 15 0 16 0 0 0 0 0 0 28 解：（1）状态转换表：Qn3Qn2Qn1Qn0Qn+13Qn+12Qn+11Qn+100 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 0 0 0 1 1 0 0 1 1 0 1 0 0 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 1 1 0 0 1 1 1 0 1 1 1 1 0 0 0 1 0 0 0 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 1 1 0 1 1 0 0 0 0 状态转换图：29（2）功能：11 进制计数器。从0000 开始计数，当Q3Q2Q1Q0 为 1011 时，通过与非门异步清零，完成一个计数周期。六设计题：1.1、画出真值表2 写出表达式3 画出逻辑图0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 Q3Q2Q1Q0CABCABYA B C Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 1 0 1 1 1 A B CY&30 2.解：根据题意，得状态转换图如下：所以：能自启动。因为：七,，波形如图5 所示31 图 5 数字电子技术基础试题（一）一、填空题 :（每空 1 分，共 10 分）1(30.25)10=()2=()16。2.逻辑函数 L=+A+B+C+D=。3.三态门输出的三种状态分别为：、和。4.主从型 JK触发器的特性方程=。5.用 4 个触发器可以存储位二进制数。6.存储容量为 4K8位的 RAM 存储器，其地址线为条、数据线为条。二、选择题：(选择一个正确的答案填入括号内，每题3 分，共 30 分)1.设图 1 中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为 0 的是：（）图。32 图 1 2.下列几种 TTL电路中，输出端可实现线与功能的电路是（）。A、或非门 B、与非门C、异或门 D、OC门3.对 CMOS 与非门电路，其多余输入端正确的处理方法是（）。A、通过大电阻接地（1.5K）B、悬空C、通过小电阻接地（1K）D、通过电阻接 V CC 4.图 2 所示电路为由 555定时器构成的（）。A、施密特触发器 B、多谐振荡器C、单稳态触发器 D、T 触发器5.请判断以下哪个电路不是时序逻辑电路（）。图 2 A、计数器 B、寄存器C、译码器 D、触发器6下列几种 A/D转换器中，转换速度最快的是（）。图 2 33 A、并行 A/D转换器 B、计数型 A/D转换器C、逐次渐进型 A/D转换器 D、双积分 A/D转换器7某电路的输入波形 u I 和输出波形 u O 如图 3 所示，则该电路为（）。图 3 A、施密特触发器 B、反相器C、单稳态触发器 D、JK触发器8要将方波脉冲的周期扩展10倍，可采用（）。A、10 级施密特触发器 B、10位二进制计数器C、十进制计数器 D、10 位 D/A 转换器9、已知逻辑函数与其相等的函数为（）。A、B、C、D、10、一个数据选择器的地址输入端有3 个时，最多可以有（）个数据信号输出。A、4 B、6 C、8 D、16 三、逻辑函数化简（每题 5分，共 10分）1、用代数法化简为最简与或式Y=A+34 2、用卡诺图法化简为最简或与式Y=+C+A D，约束条件：A C+A CD+AB=0 四、分析下列电路。（每题 6 分，共 12 分）1、写出如图 4 所示电路的真值表及最简逻辑表达式。图 4 2、写出如图 5 所示电路的最简逻辑表达式。35 图 5 五、判断如图 6 所示电路的逻辑功能。若已知 u B=-20V，设二极管为理想二极管，试根据 u A 输入波形，画出 u 0 的输出波形（8 分）t 图 6 六、用如图 7 所示的 8 选 1 数据选择器 CT74LS151 实现下列函数。（8 分）Y（A,B,C,D）=m(1,5,6,7,9,11,12,13,14)36 图 7 七、用 4 位二进制计数集成芯片CT74LS161 采用两种方法实现模值为10 的计数器，要求画出接线图和全状态转换图。（CT74LS161如图 8 所示，其 LD端为同步置数端，CR为异步复位端）。（10 分）图 8 八、电路如图 9 所示，试写出电路的激励方程，状态转移方程，求出Z 1、Z 2、Z 3 的输出逻辑表达式，并画出在CP脉冲作用下，Q 0、Q 1、Z 1、Z 2、Z 3 的输出波形。（设 Q 0、Q 1 的初态为 0。）（12分）37 数字电子技术基础试题（一）参考答案一、填空题 :1(30.25)10=(11110.01)2=(1E.4)16。2.1。3.高电平、低电平和高阻态。4.。5.四。6.12、8 二、选择题：1.C 2.D 3.D 4.A 5.C 6.A 7.C 8.C 9.D 10.C 三、逻辑函数化简1、Y=A+B 2、用卡诺图圈 0 的方法可得：Y=（+D）（A+）（+）38 四、1、该电路为三变量判一致电路，当三个变量都相同时输出为1，否则输出为 0。2、B=1，Y=A，B=0 Y 呈高阻态。五、u 0=u A u B,输出波形 u 0 如图 10 所示:图 10 六、如图 11 所示：D 39 图 11 七、接线如图 12 所示：图 12 全状态转换图如图 13 所示：（a）40（b）图 13 八、，波形如图 14 所示：数字电子技术基础试题（二）一、填空题 :(每空 1 分，共 10 分)1八进制数 (34.2)8 的等值二进制数为（）2；十进制数 98 的 8421BCD 码为（）8421BCD。41 2.TTL 与非门的多余输入端悬空时，相当于输入电平。3.图 15所示电路中 的最简逻辑表达式为。图 15 4.一个 JK 触发器有个稳态，它可存储位二进制数。5.若将一个正弦波电压信号转换成同一频率的矩形波，应采用电路。6.常用逻辑门电路的真值表如表1 所示，则 F 1、F 2、F 3 分别属于何种常用逻辑门。表 1 A B F 1 F 2 F 3 0 0 1 1 0 0 1 0 1 1 1 0 0 1 1 1 1 1 0 1 F 1；F 2；F 3。二、选择题：(选择一个正确答案填入括号内，每题3 分，共 30分)1、在四变量卡诺图中，逻辑上不相邻的一组最小项为：（）A、m 1 与 m 3 B、m 4 与 m 6 42 C、m 5 与 m 13 D、m 2 与 m 8 2、L=AB+C 的对偶式为：（）A、A+BC；B、（A+B）C；C、A+B+C；D、ABC；3、半加器和的输出端与输入端的逻辑关系是（）A、与非 B、或非 C、与或非 D、异或4、TTL 集成电路 74LS138 是/线译码器，译码器为输出低电平有效，若输入为 A 2 A 1 A 0=101 时，输出：为（）。A.00100000 B.11011111 C.11110111 D.00000100 5、属于组合逻辑电路的部件是（）。A、编码器 B、寄存器 C、触发器 D、计数器6存储容量为 8K8位的 ROM 存储器，其地址线为（）条。A、8 B、12 C、13 D、14 7、一个八位 D/A 转换器的最小电压增量为0.01V,当输入代码为 10010001时，输出电压为（）V。A、1.28 B、1.54 C、1.45 D、1.56 8、T 触发器中，当 T=1时，触发器实现（）功能。A、置 1 B、置 0 C、计数 D、保持9、指出下列电路中能够把串行数据变成并行数据的电路应该是（）。A、JK 触发器 B、3/8 线译码器C、移位寄存器 D、十进制计数器43 10、只能按地址读出信息，而不能写入信息的存储器为（）。A、RAM B、ROM C、PROM D、EPROM 三、将下列函数化简为最简与或表达式（本题 10 分）1.（代数法）2、F 2（A,B,C,D）=m(0,1,2,4,5,9)+d(7,8,10,11,12,13)（卡诺图法）四、分析如图 16 所示电路，写出其真值表和最简表达式。（10 分）五、试设计一个码检验电路，当输入的四位二进制数 A、B、C、D为 8421BCD 码时，输出 Y为 1，否则 Y为 0。（要求写出设计步骤并画电路图）（10 分）44 六、分析如图 17 所示电路的功能，写出驱动方程、状态方程，写出状态表或状态转换图，说明电路的类型，并判别是同步还是异步电路？（10 分）七、试说明如图 18 所示的用 555 定时器构成的电路功能，求出U T+、U T-和 U T，并画出其输出波形。（10 分）图 18 八、如图 19 所示的十进制集成计数器；的为低电平有效的异步复位端，试将计数器用复位法接成八进制计数器，画出电路的全状态转换图。（10 分）45 图 19 数字电子技术基础试题（二）参考答案一、填空题 :?11100.01,10011000?高?AB?两，一?多谐振荡器?同或，与非门，或门二、选择题：1 D 2.B 3.D 4.B 5.A 6.C 7.C 8.C 9.C 10.B 三、1.2.46 四、1.2.,五、六、同步六进制计数器，状态转换图见图 20。图 20 七、,，波形如图 21 所示47 图 21 八、八进制计数器电路如图 22 所示。数字电子技术试题（三）及答案.一选择题（18 分）1以下式子中不正确的是（）a 1?A A b AA=A cBABA d 1A1 2已知BABBAY下列结果中正确的是（）a YA b YB c YAB dBAY3TTL 反相器输入为低电平时其静态输入电流为（）a 3mA b 5mA c 1mA 48 d 7mA 4下列说法不正确的是（）a集电极开路的门称为OC门 b三态门输出端有可能出现三种状态（高阻态、高电平、低电平）c OC门输出端直接连接可以实现正逻辑的线或运算 d利用三态门电路可实现双向传输5以下错误的是（）a数字比较器可以比较数字大小 b实现两个一位二进制数相加的电路叫全加器 c实现两个一位二进制数和来自低位的进位相加的电路叫全加器 d编码器可分为普通全加器和优先编码器6下列描述不正确的是（）a触发器具有两种状态，当Q=1 时触发器处于1 态b时序电路必然存在状态循环c异步时序电路的响应速度要比同步时序电路的响应速度慢d边沿触发器具有前沿触发和后沿触发两种方式，能有效克服同步触发器的空翻现象7电路如下图（图中为下降沿Jk 触发器），触发器当前状态Q3 Q2 Q1为“011”，请问时钟作用下，触发器下一状态为（）a“110”b“100”c“010”d“000”8、下列描述不正确的是（）a时序逻辑电路某一时刻的电路状态取决于电路进入该时刻前所处的状态。b寄存器只能存储小量数据，存储器可存储大量数据。c主从 JK 触发器主触发器具有一次翻转性d上面描述至少有一个不正确9下列描述不正确的是（）aEEPROM 具有数据长期保存的功能且比EPROM 使用方便b集成二十进制计数器和集成二进制计数器均可方便扩展。c将移位寄存器首尾相连可构成环形计数器d上面描述至少有一个不正确49 二判断题（10 分）1TTL 门电路在高电平输入时，其输入电流很小，74LS系列每个输入端的输入电流在40uA以下（）2三态门输出为高阻时，其输出线上电压为高电平（）3超前进位加法器比串行进位加法器速度慢（）4译码器哪个输出信号有效取决于译码器的地址输入信号（）5五进制计数器的有效状态为五个（）6 施密特触发器的特点是电路具有两个稳态且每个稳态需要相应的输入条件维持。（）7 当时序逻辑电路存在无效循环时该电路不能自启动（）8 RS 触发器、JK 触发器均具有状态翻转功能（）9 D/A 的含义是模数转换（）10构成一个7 进制计数器需要3 个触发器（）三计算题（5 分）如图所示电路在Vi0.3V和 Vi5V 时输出电压V0分别为多少，三极管分别工作于什么区（放大区、截止区、饱和区）。四分析题（24 分）1分析如图所示电路的逻辑功能，写出 Y1、Y2的逻辑函数式，列出真值表，指出电路能完成什么逻辑功能。2分析下面的电路并回答问题Vi10k3kGND+5VV050（1）写出电路激励方程、状态方程、输出方程（2）画出电路的有效状态图（3）当 X=1 时，该电路具有什么逻辑功能五应用题（43 分）1用卡诺图