数字电子技术期末复习题库及答案(共36页)206.pdf

1 第 1 单元(dnyun)能力训练(xnlin)检测题 一、填空题 1、由二值变量(binling)所构成的因果关系称为(chn wi)逻辑 关系。能够反映和处理 逻辑 关系的数学工具称为逻辑代数。2、在正逻辑的约定下，“1”表示 高 电平，“0”表示 低 电平。3、数字电路中，输入信号和输出信号之间的关系是 逻辑 关系，所以数字电路也称为 逻辑 电路。在 逻辑 关系中，最基本的关系是 与逻辑、或逻辑 和 非逻辑。4、用来表示各种计数制数码个数的数称为 基数，同一数码在不同数位所代表的 权 不同。十进制计数各位的 基数 是10，位权 是10的幂。5、8421 BCD码和 2421 码是有权码；余3 码和 格雷 码是无权码。6、进位计数制 是表示数值大小的各种方法的统称。一般都是按照进位方式来实现计数的，简称为 数 制。任意进制数转换为十进制数时，均采用 按位权展开求和 的方法。7、十进制整数转换成二进制时采用 除2取余 法；十进制小数转换成二进制时采用 乘2取整 法。8、十进制数转换为八进制和十六进制时，应先转换成 二进 制，然后再根据转换 的 二进 数，按照 三个数码 一组转换成八进制；按 四个数码 一组转换成十六进制。9、逻辑代数的基本定律有 交换 律、结合 律、分配 律、反演 律和 非非 律。10、最简与或表达式是指在表达式中 与项中的变量 最少，且 或项 也最少。13、卡诺图是将代表 最小项 的小方格按 相邻 原则排列而构成的方块图。卡诺图的画图规则：任意两个几何位置相邻的 最小项 之间，只允许 一位变量 的取值不同。14、在化简的过程中，约束项可以根据需要看作 1 或 0。二、判断正误题 2 1、奇偶校验码是最基本(jbn)的检错码，用来使用(shyng)PCM方法传送讯号时避免出错。（对）2、异或函数(hnsh)与同或函数在逻辑上互为反函数。（对）3、8421BCD码、2421BCD码和余3码都属于(shy)有权码。（错）4、二进制计数中各位的基是 2，不同数位的权是2的幂。（对）3、每个最小项都是各变量相“与”构成的，即 n个变量的最小项含有n个因子。（对）4、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。（错）5、逻辑函数F=A+B+BC+B已是最简与或表达式。（错）6、利用约束项化简时，将全部约束项都画入卡诺图，可得到函数的最简形式。（错）7、卡诺图中为1的方格均表示逻辑函数的一个最小项。（对）8、在逻辑运算中，“与”逻辑的符号级别最高。（对）9、标准与或式和最简与或式的概念相同。（对）10、二极管和三极管在数字电路中可工作在截止区、饱和区和放大区。（错）三、选择题 1、逻辑函数中的逻辑“与”和它对应的逻辑代数运算关系为（B ）。A、逻辑加 B、逻辑乘 C、逻辑非 2、十进制数100对应的二进制数为（C）。A、1011110 B、1100010 C、1100100 D、11000100 3、和逻辑式表示不同逻辑关系的逻辑式是（B）。A、B、C、D、4、数字电路中机器识别和常用的数制是（A）。A、二进制 B、八进制 C、十进制 D、十六进制 5、以下表达式中符合逻辑运算法则的是（D）。A、CC=C2 B、1+1=10 C、01 D、A+1=1 6、A+BC=（C）。3 A、A+B B、A+C C、（A+B）（A+C）D、B+C 7、在（D）输入情况下，“与非”运算的结果是逻辑 0。A、全部(qunb)输入是0 B、任一输入是0 C、仅一输入(shr)是0 D、全部(qunb)输入是1 四、简述(jin sh)题 1、逻辑代数与普通代数有何异同？答：逻辑代数中仅含有 0 和 1 两个数码，普通代数含有的数码是 09个，逻辑代数是逻辑运算，普通代数是加、减、乘、除运算。2、什么是最小项？最小项具有什么性质？答：一个具有n个逻辑变量的与或表达式中，若每个变量以原变量或反变量形式仅出现一次，就可组成2n个“与”项，我们把这些“与”项称为n个变量的最小项，分别记为mn。最小项具备下列性质：对于任意一个最小项，只有一组变量取值使它的值为1,而变量取其余各组值时，该最小项均为0。任意两个不同的最小项之积恒为0。变量全部最小项这和恒等于1。3、试述卡诺图化简逻辑函数的原则和步骤。答：利用卡诺图化简逻辑函数式的步骤：根据变量的数目，画出相应方格数的卡诺图；根据逻辑函数式，把所有为“1”的项画入卡诺图中；用卡诺圈把相邻最小项进行合并，合并时就遵照卡诺圈最大化原则；根据所圈的卡诺圈，消除圈内全部互非的变量，每一个圈作为一个“与”项，将各“与”项相或，即为化简后的最简与或表达式。五、计算题 1、用代数法化简下列逻辑函数 解：4 解：解：解：2、用卡诺图化简下列(xili)逻辑函数 F（A,B,C,D）=m（3,4,5,7,9,13,14,15）在图中，m5,m7,m13,m15虽然可画成一个圈，但它的每一个最小项均被别的卡诺圈圈过，因此(ync)是多余圈。F(A,B,C,D)=m(1,3,5,7,9,11,13)5 圈零法:本题(bnt)0的数量远少于1的数量，使用圈零法较简便(jinbin)。3、完成下列(xili)数制之间的转换（365）10（101101101）2（555）8（16D）16 （11101.1）2（29.5）10（35.4）8（1D.8）16 （57.625）10（111001.101)2=（71.5）8（39.A）16 4、完成(wn chng)下列数制与码制之间的转换（6分）（47）10（01000111 ）8421码 （25.25）10（00100101.00120101）8421BCD（31.2）8 6 第 2 单元(dnyun)能力(nngl)训练检测题 一、填空题：1、基本逻辑关系的电路(dinl)称为 逻辑(lu j)门，其中最基本的有 与门、或门 和 非 门。常用的复合逻辑门有 与非 门、或非 门、与或非 门、异或 门和 同或 门。2、CMOS集成电路是由 增强 型 PMOS 管和 增强 型 NMOS 管组成的互补对称MOS门电路，其中CC4000系列和 高速 系列是它的主要子系列。3、功能为“有0出1、全1出0”的门电路是 与非 门；具有“有1出1，全0出0”功能的门电路是或门；实际中集成 与非 门应用的最为普遍。7 4、普通的TTL与非门输出只有 高电平“1”和 低电平“0”两种状态；TTL三态与非门除了具有 1 态和 0 态，还有第三种状态 高阻 态，三态门可以实现 总线 结构。5、集成(j chn)电极开路的TTL与非门又称为 OC 门，其输出(shch)可以“线与。6、TTL集成电路(jchng-dinl)和CMOS集成电路(jchng-dinl)相比较，TTL 集成门的带负载能力较强，CMOS 集成门的抗干扰能力较强。7、当外界干扰较小时，TTL 与非 门闲置的输入端可以 悬空 处理；TTL 或非 门不使用的闲置输入端应与 地 相接；CMOS门输入端口为“与”逻辑关系时，闲置的输入端应接 高 电平，具有“或”逻辑端口的CMOS门多余的输入端应接 低 电平；即CMOS门的闲置输入端不允许 悬空 。二、判断正误题 1、所有的集成逻辑门，其输入端子均为两个或两个以上。（错 ）2、根据逻辑功能可知，异或门的反是同或门。（对 ）3、具有图腾结构的 TTL 与非门可以实现“线与”逻辑功能。（错 ）4、逻辑门电路是数字逻辑电路中的最基本单元。（对 ）5、TTL和CMOS两种集成电路与非门，其闲置输入端都可以悬空处理。（错 ）6、74LS 系列产品是TTL集成电路的主流，应用最为广泛。（对 ）7、74LS系列集成芯片属于TTL型，CC4000系列集成芯片属于CMOS型。（对 ）8、OC门可以不仅能够实现“总线”结构，还可构成与或非逻辑。（对 ）9、CMOS电路的带负载能力和抗干扰能力均比TTL电路强。（错 ）三、选择题 1、具有“有1出0、全0出1”功能的逻辑门是（B ）。A、与非门 B、或非门 C、异或门 D、同或门 2、CMOS电路的电源电压范围较大，约在（B ）。A、5V5V B、318V C、515V D、5V 8 3、若将一个TTL异或门当做反相器使用，则异或门的A和B输入端应：（A ）。A、B输入端接高电平，A输入端做为反相器输入端 B、B输入端接低电平，A输入端做为反相器输入端 C、A、B两个输入(shr)端并联，做为反相器的输入端 D、不能实现(shxin)4、（C ）的输出端可以(ky)直接并接在一起，实现(shxin)“线与”逻辑功能。A、TTL与非门 B、三态门 C、OC门 D、异或门 5、（A ）在计算机系统中得到了广泛的应用，其中一个重要用途是构成数据总线。A、三态门 B、TTL与非门 D、异或门 C、OC门 6、一个两输入端的门电路，当输入为1 0时，输出不是1的门电路为（C ）。A、与非门 B、或门 C、或非门 D、异或门 7、一个四输入的与非门，使其输出为0的输入变量取值组合有（B ）。A、15种 B、1种 C、3种 D、7种 四、简述题 1、数字电路中，正逻辑和负逻辑是如何规定的？答：数字电路中只有高、低电平两种取值。用逻辑“1”表示高电平，用逻辑“0”表示低电平的方法称为正逻辑；如果用逻辑“0”表示高电平，用逻辑“1”表示低电平，则称为负逻辑。2、你能说出常用复合门电路的种类吗？它们的功能如何？答：常用的复合门有与非门、或非门、与或非门、异或门和同或门。其中与非门的功能是“有 0 出 1，全 1 出 0”；或非门的功能是“有 1出 0，全0出 1”；与或非门的功能是“只要1 个与门输出为 1，输出为 0，两个与门全部输出为 0时，输出为 1”；异或门的功能是“相异出1，相同出 0”；同或门的功能是“相同出 1，相异出 0”。3、TTL与非门闲置的输入端能否悬空处理？CMOS 与非门呢？答：TTL与非门闲置的输入端一般也不要悬空处理，但当外界干扰较小时，就可以把闲置的输入端悬空处理；而 CMOS 与非门闲置的输入端是不允许悬空处理的。4、试述TTL与非门和OC门、三态门的主要区别是什么？9 答：TTL与非门采用的推挽输出，通常不允许将几个同类门的输出端并联起来使用，正常情况下，TTL与非门输出对输入可实现与非逻辑；集电极开路的 TTL与非门又称为 OC 门，多个 OC 门的输出端可并联起来使用，实现“线与”逻辑功能，还可用作与或非逻辑运算等；三态门和 TTL与非门相比，结构上多出了一个使能端，让使能端处有效状态时，三态门与 TTL与非门功能相同，若使能端处无效态，则三态门输出呈高阻态，这时无论输入如何，输出均为高阻态。5、若把与非门、或非门、异或门当做非门使用时，它们(t men)的输入端应如何连接？答：若把与非门做非门使用，只需将与非门的输入(shr)端并联起来即可；若把或非门当做非门使用，只需把其它输入(shr)端接地，让剩余的一个输入端作非门输入即可；若把异或门当做非门使用，只需把其它输入(shr)端接高电平，让剩余的一个输入端作非门输入即可。6、提高CMOS门电路的电源电压可提高电路的抗干扰能力，TTL门电路能否这样做？为什么？答：TTL门电路是不能采取提高电源电压的方式来提高电路抗干扰能力的。因为，TTL集成电路的电源电压是特定的，其变化范围很窄，通常在4.55.5V。五、分析题 1、已知输入信号A、B的波形和输出Y1、Y2、Y3、Y4的波形如图2.5.1所示，试判断各为哪种逻辑门，并画出相应逻辑门图符号,写出相应逻辑表达式。A B Y1 Y3 Y2 图 2.46 2.5.1检测题波形图 Y4 t t t t t t 10 解：观察图示波形，判断出Y1是与门；Y2是异或门；Y3是与非门；Y4是同或门。它们相应的图符号如下：2、电路如图2.47（a）所示，其输入变量的波形如图（b）所示。试判断(pndun)图中发光二极管在哪些时段会亮。（7分）解：由电路图可得，当L为低电平时，发光(f un)二极管会亮，图中 列真值表分析(fnx)：A B C D AB CD L 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 1 0 0 0 1&Y1 A B&Y3 A B=1 Y2 A B=1 Y4 A B Y3AB Y1AB Y2AB Y4AB 图2.47 题2.5.2电路与波形图 L A B C D 11 0 0 1 1 0 1 0 0 1 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 0 0 0 1 0 1 1 0 0 0 1 1 0 0 0 0 0 1 1 0 0 1 0 0 1 1 0 1 0 0 0 1 1 0 1 1 0 0 1 1 1 0 0 1 0 0 1 1 0 1 1 0 0 1 1 1 0 1 0 0 1 1 1 1 1 1 0 发光管在t1t2期间(qjin)、t5t6期间(qjin)会亮。3、试写出图2.48所示数字电路的逻辑函数表达式，并判断(pndun)其功能。（8分）解：电路(dinl)的逻辑函数表达式为：列真值表：A B C F 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 12 1 0 1 1 1 1 0 1 1 1 1 1 输入变量(binling)中有两个或两个以上为1时，输出才为1，因此电路功能为多数表决器电路。第 3 单元(dnyun)能力训练(xnlin)检测题 一、填空题：1、能将某种特定信息转换成机器(j q)识别的 二进 制数码的 组合 逻辑电路，称之为 编码 器；能将机器识别的 二进 制数码转换成人们熟悉的 十进 制或某种特定信息的 组合 逻辑电路，称为 译码 器。2、在多数数据选送过程中，能够根据需要将其中任意一路挑选出来的电路，称之为 数据选择 器，也叫做 多路 开关。3、74LS147是 10 线 4 线的集成优先编码器；74LS148芯片是 8 线 3 线的集成优先编码器。4、74LS148的使能端 为低电平 时允许编码；当S 1 时各输出端及、均封锁，编码被禁止。5、两片集成译码器74LS138芯片级联可构成一个 4 线 16 线译码器。6、LED是指 半导体 数码管显示器件。二、判断正误题 1、组合逻辑电路的输出只取决于输入信号的现态。（对 ）13 2、3线8线译码器电路是三八进制译码器。（错 ）3、已知逻辑功能，求解逻辑表达式的过程称为逻辑电路的设计。（对 ）4、编码电路的输入量一定是人们熟悉的十进制数。（错 ）5、74LS138集成(j chn)芯片可以(ky)实现任意(rny)变量的逻辑(lu j)函数。（错 ）6、组合逻辑电路中的每一个门实际上都是一个存储单元。（错 ）7、共阴极结构的显示器需要低电平驱动才能显示。（错 ）8、只有最简的输入、输出关系，才能获得结构最简的逻辑电路。（对 ）三、选择题 1、下列各型号中属于优先编译码器是（C ）。A、74LS85 B、74LS138 C、74LS148 D、74LS48 2、七段数码显示管TS547是（B ）。A、共阳极LED管 B、共阴极LED管 C、共阳极LCD管 D、共阴极LCD管 3、八输入端的编码器按二进制数编码时，输出端的个数是（B ）。A、2个 B、3个 C、4个 D、8个 4、四输入的译码器，其输出端最多为（D ）。A、4个 B、8个 C、10个 D、16个 5、当74LS148的输入端按顺序输入11011101时，输出为（C ）。A、101 B、010 C、001 D、110 6、译码器的输入量是（A ）。A、二进制 B、八进制 C、十进制 D、十六进制 7、编码器的输出量是（A ）。A、二进制 B、八进制 C、十进制 D、十六进制 四、简述题 1、试述组合逻辑电路的特点？答：组合逻辑电路的特点是：任意时刻，电路输出状态仅取决于该时刻的输入状态。2、分析组合逻辑电路的目的是什么？简述分析步骤。答：分析组合逻辑电路，目的就是清楚该电路的功能。分析步骤一般有以下几个步骤：根据已知逻辑电路图写出相应逻辑函数式；对写出的逻 14 辑函数式进行化简。如果从最简式中可直接看出电路功能，则以下步骤可省略；根据最简逻辑式写出相应电路真值表，由真值表输出、输入关系找出电路的功能；指出电路功能。3、何谓编码？二进制编码和二十进制编码有何不同？答：编码就是将人们熟悉的十进制数或某个特定信息用相应的高、低电平输入(shr)，使输出转换成机器识别的十进制代码的过程。二进制编码就是以自然二进制码进行代码编制，而二十进制编码则是用多位二进制数码表示1位十进制数码的代码编制。4、何谓(hwi)译码？译码器的输入量和输出量在进制上有何不同？答：译码就是把机器识别的二进制码译为人们熟悉的十进制码或特定(tdng)信息的过程。以二十进制译码为例，译码器的输入量是十进制代码，输出量是人们熟悉的十进制。五、分析题 1、根据(gnj)表3-15所示内容，分析其功能，并画出其最简逻辑电路图。表3-15 组合逻辑电路真值表 输 入 输 出 A B C F 0 0 0 1 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 分析：从真值表输入、输出关系可写出相应逻辑函数式为：显然，电路输入相同时，输出才为1，否则为0。因此该电路是一个三变量一致电路。15 2、写出图3.45所示逻辑电路的最简逻辑函数表达式。分析(fnx)：（a）图的逻辑函数式为：（b）图的逻辑(lu j)函数式为：六、设计(shj)题 1、画出实现(shxin)逻辑函数的逻辑电路。设计：对逻辑函数式进行化简：根据上述最简式可画出逻辑电路为：2、设计一个三变量的判偶逻辑电路，其中0也视为偶数。设计：根据题目要求写出逻辑功能真值表如下;&1=1 A F B C D(a)1 1&A F B C 1(b)图 3.45 题 3.5.2逻辑电路&1 A B C&F 16 A B C F 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 0 0 1 0 1 1 0 根据真值表写出逻辑函数(hnsh)式并化简为最简与或式如下：3、用与非门设计一个(y)三变量的多数表决器逻辑电路。（10分）设计(shj)：根据题目要求写出逻辑功能真值表如下：A B C F 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 1 0 1 1 1 根据(gnj)真值表写出逻辑函数式并化简为最简与或式如下：&1 A B C F 1 1 1&17 根据上述最简式画出相应逻辑电路图如下：4、用与非门设计一个组合逻辑电路(lu j din l)，完成如下功能：只有(zhyu)当三个裁判（包括裁判长）或裁判长和一个裁判认为杠铃已举起并符合标准时，按下按键，使灯亮（或铃响），表示(biosh)此次举重成功，否则，表示举重失败。设计：根据(gnj)题意取三个裁判分别为输入变量A、B、C，A为裁判长，设按下按键输入为1，否则为0，举重成功为1，举重失败为0，据题意列出相应真值表如下：A B C F 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 0 0 1 1 1 根据真值表写出逻辑函数式并化简为最简与或式如下：根据上述最简式画出相应逻辑电路图如下：A B C&F&A B C&F&18 第 4 单元 能力训练检测题 一、填空题 1、两个与非门构成的基本 RS 触发器的功能有 置 0、置 1 和 保持 。电路中不允许两个输入端同时为 低电平，否则将出现逻辑混乱。2、通常把一个 CP 脉冲引起触发器多次翻转的现象称为 空翻 ，有这种现象的触发器是 钟控的 RS 触发器，此类触发器的工作属于 电平 触发方式。3、为有效(yuxio)地抑制“空翻(kn fn)”，人们(rn men)研制出了 边沿(binyn)触发方式的 主从型 JK 触发器和 维持阻塞型 D 触发器。4、JK触发器具有 置 0、置 1 、保持 和 翻转 四种功能。欲使JK触发器实现的功能，则输入端 J 应接 高电平 1，K 应接 高电平 1。5、D触发器的输入端子有 1 个，具有 置 0 和 置 1 的功能。6、触发器的逻辑功能通常可用 特征议程 、状态转换图 、功能真值表 和 时序波形图 等多种方法进行描述。7、组合逻辑电路的基本单元是 门电路 ，时序逻辑电路的基本单元是 触发器 。8、JK触发器的次态方程为 Qn+1=j Qn+K Qn ；D触发器的次态方程为 Qn+1=Dn 。9、触发器有两个互非的输出端 Q和，通常规定 Q=1，Q=0时为触发器的 1 状态；Q=0，Q=1 时为触发器的 0 状态。10、两个与非门组成的基本 RS 触发器，正常工作时，不允许 0 ，其特征方程为 ，约束条件为 。11、钟控的 RS 触发器，在正常工作时，不允许输入端 R=S=1 ，其特征方程为 ，约束条件为 SR=0 。12、把 JK触发器 两个输入端子连在一起作为一个输入 就构成了 T触发器，T触发器具有的逻辑功能是 保持 和 翻转 。13、让 T 触发器恒输入“1”就构成了 T触发器，这种触发器仅具有 翻转 功能。二、正误识别题 1、仅具有保持和翻转功能的触发器是RS 触发器。（错 ）2、基本的 RS 触发器具有“空翻”现象。（错 ）19 3、钟控的 RS 触发器的约束条件是：RS=0。（错 ）4、JK触发器的特征方程是：。（错 ）5、D触发器的输出总是跟随其输入的变化而变化。（对 ）6、CP=0 时，由于 JK触发器的导引门被封锁而触发器状态不变。（对 ）7、主从型 JK 触发器的从触发器开启时刻在 CP 下降沿到来时。（对 ）8、触发器和逻辑门一样，输出取决于输入现态。（错 ）9、维持阻塞 D触发器状态变化在 CP 下降沿到来时。（错 ）10、凡采用(ciyng)电位触发方式(fngsh)的触发器，都存在“空翻(kn fn)”现象(xinxing)。（错 ）三、选择题 1、仅具有置“0”和置“1”功能的触发器是（C ）。A、基本 RS 触发器 B、钟控 RS 触发器 C、D触发器 D、JK触发器 2、由与非门组成的基本RS 触发器不允许输入的变量组合为（A ）。A、00 B、01 C、10 D、11 3、钟控 RS 触发器的特征方程是（D ）。A、B、C、D、4、仅具有保持和翻转功能的触发器是（B ）。A、JK触发器 B、T触发器 C、D触发器 D、T触发器 5、触发器由门电路构成，但它不同门电路功能，主要特点是具有（C ）A、翻转功能 B、保持功能 C、记忆功能 D、置 0 置 1功能 6、TTL集成触发器直接置 0 端和直接置 1 端在触发器正常工作时应（C ）A、DR=1，DS=0 B、DR=0，DS=1 C、保持高电平“1”D、保持低电平“0”7、按触发器触发方式的不同，双稳态触发器可分为（C ）A、高电平触发和低电平触发 B、上升沿触发和下降沿触发 C、电平触发或边沿触发 D、输入触发或时钟触发 20 8、按逻辑功能的不同，双稳态触发器可分为（D ）。A、RS、JK、D、T等 B、主从型和维持阻塞型 C、TTL型和 MOS型 D、上述均包括 9、为避免“空翻”现象，应采用（B ）方式的触发器。A、主从触发 B、边沿触发 C、电平触发 10、为防止“空翻”，应采用（C ）结构的触发器。A、TTL B、MOS C、主从或维持阻塞 四、简述题 1、时序逻辑电路的基本单元是什么？组合逻辑电路的基本单元又是什么？答：时序逻辑电路的基本(jbn)单元是触发器，组合逻辑电路的基本单元是门电路。2、何谓(hwi)“空翻(kn fn)”现象(xinxing)？抑制“空翻”可采取什么措施？答：在时钟脉冲 CP1期间，触发器的输出随输入发生多次翻转的现象称为空翻。抑制空翻的最好措施就是让触发器采取边沿触发方式。3、试分别写出钟控 RS触发器、JK触发器和 D触发器的特征方程。答：钟控 RS 触发器的特征方程：，SR=0（约束条件）；JK触发器的特征方程：；D触发器的特征方程：Q n+1=D n。4、你能否推出由两个或非门组成的基本 RS触发器的功能？写出其真值表。答：由两个或非门组成的基本 RS 触发器如图所示，其功能与钟控 RS 触发器相同，所不同点是或非门构成的基本 RS触发器是电平触发方式，没有时钟脉冲控制。功能真值表也与钟控 RS 触发器完全相同。五、分析题 或非门构成的基本 RS触发器 1 门1R S 1 门 2 21 1、已知 TTL 主从型 JK触发器的输入控制端J 和 K及 CP 脉冲波形如图4.23所示，试根据它们的波形画出相应输出端 Q的波形。解：2、写出图 4.24所示各逻辑电路(lu j din l)的次态方程(fngchng)。解：（a）图：（b）图：（c）图：（d）图：（e）图：nnQQ1 （f）图：3、分析(fnx)图 4.25 所示逻辑(lu j)功能。1D C1 Q A CP（a）1D C1 Q CP（b）1D C1 Q CP（c）1J C1 1K Q 1 CP（d）图 4.24 题 4.5.2逻辑图 1J C1 1K Q CP（e）1J C1 1K Q CP（f）CP J K 图 4.23 题 4.5.1 波形图 CP J K Q 22 图 4.25 解：（1）驱动方程：J0=1,K0=1=（2）状态方程：（3）输出方程：Y=nQ1（4）状态转换图(右图所示)：（5）功能：同步(tngb)的、穆尔型的、四进制加法器。4、电路(dinl)如图 4.26 所示：(1)图示电路中采用什么(shn me)触发方式(fngsh)；(2)分析下图所示时序逻辑电路，并指出其逻辑功能；(3)设触发器初态为 0，画出在 CP 脉冲下 Q0和 Q1的波形。解：JK触发器采用的都是边沿触发方式；分析电路：J CP Q Q C Q0 Q1 K J Q Q C K“1”图 4.26 题 4.5.4 逻辑图 23 电路驱动方程：J0K01，J1K1Q0，将驱动方程代入触发器的特征方程可得：，。功能真值表：Q1n Q0n Q1n+1 Q0n+1 0 0 0 1 0 1 1 0 1 0 1 1 1 1 0 0 由功能真值表可看出，这是一个 2 位四进制加计数器。电路初态为 0，画出其时序波形图如下：第 5 单元 能力训练(xnlin)检测题 一、填空题 1、时序(sh x)逻辑电路通常由 组合(zh)逻辑电路 和 存储(cn ch)电路 两部分组成。2、根据时序逻辑电路按各位触发器接受 时钟脉冲控制 信号的不同，可分为 同 步时序逻辑电路和 异 步时序逻辑电路两大类。3、通常用 驱动方程 、状态方程 和 输出方程 来描述时序逻辑电路。4、时序逻辑电路按照各位触发器触发器的时钟脉冲是否相同可分为 同步时序逻辑电路 和 异步时序逻辑电路 两大类。5、时序逻辑电路中仅有存储电路输出时，构成的电路类型通常称为 莫尔 型时序逻辑电路；如果电路输出除存储电路输出外，还包含组合逻辑电路输出端时，构成的电路类型称为 米莱 型时序逻辑电路。CP Q0 Q1 24 6、可以用来暂时存放数据的器件称为 寄存器 ，若要存储 4 位二进制代码，该器件必须有 4 位 触发器。7、时序逻辑电路中某计数器中的无效码若在开机时出现，不用人工或其它设备的干预，计数器能够很快自行进入 有效循环体，使无效码不再出现的能力称为 自启动 能力。8、若构成一个六进制计数器，至少要采用 三 位触发器，这时构成的电路有 6 个有效状态，2 个无效状态。9、移位寄存器除有 存储代码 的功能外，还有 移位 功能。10、用四位移位寄存器构成环行计数器时，有效状态共有 4 个；若构成扭环计数器时，其有效状态是 8 个。11、寄存器是可用来存放数码、运算结果或指令的电路，通常由具有存储功能的多位 触发 器组合起来构成。一位 触发 器可以存储 1 个二进制代码，存放 n个二进制代码的寄存器，需用 n 位 触发 器来构成。12、74LS194 是典型(dinxng)的四位(s wi)TTL 型集成(j chn)双向移位(y wi)寄存器芯片，具有 左移和右移、并行输入、保持数据 和 清除数据 等功能。13、通常模值相同的同步计数器比异步计数器的结构 复杂 ，工作速度 快 。二、判断题 1、集成计数器通常都具有自启动能力。（对）2、使用 3 个触发器构成的计数器最多有 8 个有效状态。（对）3、同步时序逻辑电路中各触发器的时钟脉冲 CP不一定相同。（错）4、利用一个 74LS90 可以构成一个十二进制的计数器。（错）5、用移位寄存器可以构成 8421BCD 码计数器。（错）6、555电路的输出只能出现两个状态稳定的逻辑电平之一。（对）7、施密特触发器的作用就是利用其回差特性稳定电路。（错）8、莫尔型时序逻辑电路，分析时可以不写输出方程。（对）25 9、十进制计数器是用十进制数码“09”进行计数的。（错）10、利用集成计数器芯片的预置数功能可获得任意进制的计数器。（对）三、选择题 1、描述时序逻辑电路功能的两个必不可少的重要方程式是（B ）。A、次态方程和输出方程 B、次态方程和驱动方程 C、驱动方程和时钟方程 D、驱动方程和输出方程 2、用 8421BCD 码作为代码的十进制计数器，至少需要的触发器个数是（C ）。A、2 B、3 C、4 D、5 3、按触发器状态转换与时钟脉冲 CP 的关系分类，计数器可分为（A）两大类。A、同步和异步 B、加计数和减计数 C、二进制和十进制 4、能用于脉冲整形的电路是（C）。A、双稳态触发器 B、单稳态触发器 C、施密特触发器 5、由 3 级触发器构成(guchng)的环形和扭环形(hun xn)计数器的计数(j sh)模值依次为（D ）。A、模 6和模 3 B、模 8 和模 8 C、模 6 和模 8 D、模 3 和模 6 6、下列(xili)叙述正确的是（D ）A、译码器属于时序逻辑电路 B、寄存器属于组合逻辑电路 C、555定时器是典型的时序逻辑电路 D、计数器属于时序逻辑电路 7、利用中规模集成计数器构成任意进制计数器的方法是（B ）A、复位法 B、预置数法 C、级联复位法 8、设计 1 个能存放 8位二进制代码的寄存器，需要（A ）触发器。A、8位 B、2位 C、3 位 D、4 位 9、在下列器件中，不属于时序逻辑电路的是（C ）A、计数器 B、序列信号检测器 C、全加器 D、寄存器 10、改变 555 定时电路的电压控制端 CO的电压值，可改变（C ）A、555定时电路的高、低输出电平 B、开关放电管的开关电平 C、比较器的阈值电压 D、置“0”端的电平值 四、简述题 26 1、说明同步时序逻辑电路和异步时序逻辑电路有何不同？答：同步时序逻辑电路的各位触发器是由同一个时钟脉冲控制的；异步时序逻辑电路的各位触发器的时钟脉冲控制端各不相同，状态变化发生的时间通常也不相同。2、钟控的 RS 触发器能用作移位寄存器吗？为什么？答：移位寄存器除寄存数据外，还能将数据在寄存器内移位，因此钟控的 RS 触发器不能用做这类寄存器，因为它具有“空翻”问题，若用于移位寄存器中，很可能造成一个 CP 脉冲下多次移位现象。用作移位寄存器的触发器只能是克服了“空翻”现象的边沿触发器。3、何谓计数器的自启动能力？答：所谓自启动能力：指时序逻辑电路中某计数器中的无效状态码，若在开机时出现，不用人工或其它设备的干预，计数器能够很快自行进入有效循环体，使无效状态码不再出现的能力。4、施密特触发器具有什么显著特征？主要应用有哪些？答：施密特触发器的显著特征有两个：一是输出电压随输入电压变化的曲线不是单值的，具有回差特性；二是电路状态转换时，输出电压具有陡峭的跳变沿。利用施密特触发器可对电路中的输入电信号进行波形整形、波形变换、幅度鉴别及脉冲展宽等。五、分析(fnx)题 1、试用(shyng)74LS161集成(j chn)芯片构成(guchng)十二进制计数器。要求采用反馈预置法实现。解：2、电路及时钟脉冲、输入端 D的波形如图 5.42所示，设起始状态为“000”。试画出各触发器的输出时序图，并说明电路的功能。J1 K1 Q1 J2 K2 Q2 J3 K3 Q3 D CQ1 Q2 Q3 CD QAQBQCQ T P CP DADBDCD Cr CO LD 74161 1 CP 1&27 解：分析：（1）电路为同步的米莱型时序逻辑电路；（2）各触发器的驱动方程：J1=D K1=J2=Q1n K2=J3=Q1n K3=各触发器的次态方程：（3）根据上述方程，写出相应的逻辑功能真值表：CP D Q1n Q2n Q3n Q1n+1 Q2n+1 Q3n+1 1 0 0 0 0 0 0 0 2 1 0 0 0 1 0 0 3 0 1 0 0 0 1 0 4 0 0 1 0 0 0 1 5 0 0 0 1 0 0 0 从功能真值表中可看出，该电路属于右移移位寄存器。其时序逻辑图如图中红笔示。3、已知计数器的输出(shch)端 Q2、Q1、Q0的输出(shch)波形如图5.43所示，试画出对应(duyng)的状态转换(zhunhun)图，并分析该计数器为几进制计数器。解：状态转换关系为：101010011000100001110。该计数器为七进制计数器。图 5.43 检测题 5.5.3时序波形 28 4、分析图 5.44 所示时序逻辑电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自选启动。解：功能转换真值表：Q3n Q2n Q1n Q3n+1 Q2n+1 Q1n+1 F 0 0 0 0 0 1 0 0 0 1 0 1 0 0 0 1 0 0 1 1 0 0 1 1 1 0 0 0 1 0 0 0 0 0 1 1 0 1 0 1 1 1 1 1 0 0 1 0 1 1 1 1 0 0 1 1 画出状态转换(zhunhun)图如下：图 5.44检测题 5.5.4逻辑电路图 CP Q3 1J 1K C1&Q2 1J 1K C1 Q1 1J 1K C1 F 000 111 Q3n Q2n Q1n 001 010 110 100 011 101 29 由状态(zhungti)转换图可看出，这是一个模 5 加计数器，具有自启动能力。第 6 单元 能力(nngl)训练检测题 一、填空题：1、一个(y)存储矩阵有 64行、64列，则存储容量为 4096 个存储单元。2、动态 MOS 存储单元是利用 电容 C 上存储的电压 存储信息的，为了不丢失信息，必须 不断刷新 。3、EPROM 的存储单元(cn ch dn yun)是在 MOS 管中置入 浮置栅 的方法(fngf)实现的。写入程序(chngx)时，在漏极和衬底之间加足够高的 反向(fn xin)脉冲电压 ，可使 PN结产生 雪崩击穿 ，产生的高能电子穿透二氧化硅绝缘层进入 浮置栅 中。当将外部提供的电源去掉后，浮置栅 中的电子无放电回路而被保留下来。4、半导体存储器按照存、取功能上的不同可分为 只读存储器 ROM 和 随机存取存储器 RAM 两大类。其中 只读存储器 ROM 事先存入的信息不会因为下电而丢失；而 随机存取存储器 RAM 关闭电源或发生断电时，其中的数据就会丢失。5、存储器的两大主要技术指标是 存储容量 和 存取速度 。30 6、RAM主要包括 地址译码器、存储矩阵 和 读/写控制 电路三大部分。7、存储器容量的扩展方法通常有字 扩展、位 扩展和 字、位同时 扩展三种方式。8、ROM按照存储信息写入方式的不同可分为 固定 ROM、可编程的 PROM、可光擦除可编程 的 EPROM 和 可电擦除可编程 的 E2PROM。二、判断正、误题 1、RAM的片选信号=“0”时被禁止读写。（错）2、EPROM 是采用浮置栅技术工作的可编程存储器。（对）3、ROM 和 RAM 中存入的信息在电源断掉后都不会丢失。（错）4、10241位的 RAM 中，每个地址中只有 1 个存储单元。（对）5、可编程存储