第5章-掌握逻辑门电路和组合逻辑电路ppt课件(全).ppt

学习目标学习目标1.掌握常用数制的转换。掌握常用数制的转换。2.熟悉逻辑代数的基本公式和定律，掌握逻辑函熟悉逻辑代数的基本公式和定律，掌握逻辑函数的化简；数的化简；3.熟悉常用门电路逻辑符号、逻辑功能及逻辑表熟悉常用门电路逻辑符号、逻辑功能及逻辑表达式。达式。4.掌握组合逻辑电路的分析及设计。掌握组合逻辑电路的分析及设计。5.掌握常用组合逻辑功能器件的工作原理、特点。掌握常用组合逻辑功能器件的工作原理、特点。下一页下一页第一节第一节 数字与编码数字与编码第二节逻辑函数及应用第二节逻辑函数及应用第三节逻辑门电路第三节逻辑门电路第四节组合逻辑电路第四节组合逻辑电路小结小结下一页下一页 返回返回一、一、数字电路概述数字电路概述 二、二、数制数制 三、三、编码编码返回返回下一页下一页第一节第一节 数字与编码返回返回下一页下一页第一节第一节 数字与编码一、数字电路概述一、数字电路概述 l1 1数字数字电路电路 人们把传输、控制、存储、处理数字信号人们把传输、控制、存储、处理数字信号的电路称为数字电路。的电路称为数字电路。l2 2数字数字电路的特点电路的特点（1）易于实现易于实现（2）成本低，使用方便成本低，使用方便。（3）由于数字电路有逻辑判断能力，在控制系由于数字电路有逻辑判断能力，在控制系统、智能仪表中得到了广泛的应用统、智能仪表中得到了广泛的应用。（4）数数字信息易于长期保存。字信息易于长期保存。（5）保密性好。保密性好。返回返回下一页下一页第一节第一节 数字与编码l3数字数字电路的分类电路的分类（1）按集成度分类可分为：小规模、中规模、）按集成度分类可分为：小规模、中规模、大规模和超大规模数字集成电路。大规模和超大规模数字集成电路。（2）按电路所用器件的不同可分为：双极型和）按电路所用器件的不同可分为：双极型和单极型两类。单极型两类。（3）按照电路的结构和工作原理的不同可分为：）按照电路的结构和工作原理的不同可分为：组合逻辑电路和时序逻辑电路两类。组合逻辑电路和时序逻辑电路两类。返回返回下一页下一页第一节第一节 数字与编码二、数制二、数制 l基数：亦称进位基数，在一个数位上，规定使基数：亦称进位基数，在一个数位上，规定使用的数码符号的个数。用的数码符号的个数。l位权：数位的权值，在某一数位上数码为位权：数位的权值，在某一数位上数码为1时时所表征的数值，常简称为所表征的数值，常简称为“权权”。1 1十进制十进制l十进制的特点：十进制的特点：（1）使用十个基本数码：使用十个基本数码：“0，1，2，9”，基数是基数是10。（2）计数规则是计数规则是“逢十进一逢十进一”，即，即9110。返回返回下一页下一页第一节第一节 数字与编码 任意一个十进制数都可以表示为各个数任意一个十进制数都可以表示为各个数位上的数码与其对应的权的乘积之和。如位上的数码与其对应的权的乘积之和。如十进制是人们最熟悉的计数方式十进制是人们最熟悉的计数方式。返回返回下一页下一页第一节第一节 数字与编码l2 2二进制二进制 二进制的特点：二进制的特点：l（1）规定使用二个基本数码数：）规定使用二个基本数码数：l“0、1”，基数是，基数是2。l（2）计数规则是）计数规则是“逢二进一逢二进一”，即，即1110。l二进制数的权展开式，如：二进制数的权展开式，如：返回返回下一页下一页第一节第一节 数字与编码l3 3八八进制 八进制的特点：八进制的特点：l（1）规定使用八个基本数码数：）规定使用八个基本数码数：“0，1，2，.7”，基数是，基数是8。l（2）计数规则是）计数规则是“逢八进一逢八进一”。即。即7110。l 八进制数的权展开式，如：八进制数的权展开式，如：返回返回下一页下一页第一节第一节 数字与编码l4 4十六进制十六进制 十六进制的特点：十六进制的特点：l（1）规定使用十六个基本数码数：）规定使用十六个基本数码数：“0，1，2，9，A,B,E,F,”，基数是，基数是16。l（2）计数规则是）计数规则是“逢十六进一逢十六进一”。即。即F110。十六进制数的权展开式，如：十六进制数的权展开式，如：返回返回下一页下一页第一节第一节 数字与编码l5 5数制间的转换数制间的转换（1）二进制数转换为十进制数）二进制数转换为十进制数 要把一个二进制数转化为等值的十进制数，要把一个二进制数转化为等值的十进制数，只要将它按权展开即数码和位权值相乘，然后只要将它按权展开即数码和位权值相乘，然后再相加即可。如：再相加即可。如：返回返回下一页下一页第一节第一节 数字与编码（2）十进制数转换为二进制数）十进制数转换为二进制数l将十进制数转换为等值的二进制数，可采用将十进制数转换为等值的二进制数，可采用“除二取余法除二取余法”。l具体方法是：具体方法是：a.将十进制数除以将十进制数除以2，并依次记下余数，一直除，并依次记下余数，一直除到商数为零。到商数为零。b.把全部余数按相反的次序排列（先得到的余把全部余数按相反的次序排列（先得到的余数为低位，后得到的余数为高位），即得所求数为低位，后得到的余数为高位），即得所求二进制数。二进制数。返回返回下一页下一页第一节第一节 数字与编码如：如：所以：（所以：（44）10（101100）2 1 8421BCD码码 在在8421BCD码中，选取四位自然二进制数的前码中，选取四位自然二进制数的前十种组合表示一位十进制数十种组合表示一位十进制数0-9，它是恒权码，它是恒权码，从高位到低位权值分别为从高位到低位权值分别为8、4、2、1。返回返回下一页下一页第一节第一节 数字与编码三、三、编码编码 用一定位数的二进制数来表示十进制数、字母用一定位数的二进制数来表示十进制数、字母或符号等称为编码。用四位二进制数表示一位十或符号等称为编码。用四位二进制数表示一位十进制数称为二进制数称为二十进制编码，简称十进制编码，简称BCD码。码。3余余3码码 余余3码由码由8421码加码加0011得到。它是一种无权得到。它是一种无权码。码。返回返回下一页下一页第一节第一节 数字与编码22421码及码及5421码码 2421码的权值依次为码的权值依次为2、4、2、1，5421码的权值依次为码的权值依次为5、4、2、1，它们都是有权码。它们都是有权码。返回返回下一页下一页第一节第一节 数字与编码4格雷码格雷码 格雷码也叫循环码，是按照格雷码也叫循环码，是按照“相邻性相邻性”编码的，编码的，即相邻两码之间只有一位数字不同。它也是一种即相邻两码之间只有一位数字不同。它也是一种无权码。无权码。常用常用BCD码编码如表码编码如表5-1所示。所示。一、一、逻辑代数及基本运算公式逻辑代数及基本运算公式 二、二、逻辑函数的化简逻辑函数的化简 返回返回下一页下一页第二节第二节 逻辑函数及应用一、逻辑代数及基本运算公式一、逻辑代数及基本运算公式1逻辑代数逻辑代数 逻辑代数亦称布尔代数，它研究输入条件和输逻辑代数亦称布尔代数，它研究输入条件和输出结果的因果关系，采用二值函数进行逻辑运算。出结果的因果关系，采用二值函数进行逻辑运算。2.逻辑代数基本公式和定律逻辑代数基本公式和定律常量之间的逻辑关系常量之间的逻辑关系l逻辑与：逻辑与：返回返回下一页下一页第二节第二节 逻辑函数及应用逻辑或：逻辑或：返回返回下一页下一页第二节第二节 逻辑函数及应用逻辑非：逻辑非：变量与常量之间的逻辑关系变量与常量之间的逻辑关系逻辑与：逻辑与：逻辑或：逻辑或：逻辑非：逻辑非：返回返回下一页下一页第二节第二节 逻辑函数及应用基本定律如表基本定律如表5-2所示。所示。常用公式：常用公式：返回返回下一页下一页第二节第二节 逻辑函数及应用二、逻辑函数的化简二、逻辑函数的化简1化简方法化简方法并项法。并项法。利用利用 ，将两项合并为一项，消去一个变量。，将两项合并为一项，消去一个变量。如如吸收法。吸收法。利用利用 公式吸收多余项。公式吸收多余项。如如返回返回下一页下一页第二节第二节 逻辑函数及应用消去法消去法 利用利用 公式消去多余因子。公式消去多余因子。如如配项法配项法 利用利用 公式为某项配上合适的项，以便公式为某项配上合适的项，以便于函数式的化简。于函数式的化简。如如返回返回下一页下一页第二节第二节 逻辑函数及应用2化简举例化简举例例例 11-1 化简化简解：解：返回返回下一页下一页第二节第二节 逻辑函数及应用例例 11-2 化简化简解：解：返回返回下一页下一页第二节第二节 逻辑函数及应用例例 11-3 化简化简解：解：返回返回下一页下一页第二节第二节 逻辑函数及应用例例11-4 化简化简解：解：返回返回下一页下一页第二节第二节 逻辑函数及应用一、一、基本逻辑门电路基本逻辑门电路 二、复合门电路二、复合门电路 返回返回下一页下一页第三节第三节 逻辑门电路下一页下一页第三节第三节 逻辑门电路 一、一、基本逻辑门电路基本逻辑门电路l基本逻辑门电路有与门、或门、非门。基本逻辑门电路有与门、或门、非门。1与门电路与门电路1）与逻辑）与逻辑当决定事件（当决定事件（Y）发生的）发生的所有条件（所有条件（A，B，C，）都满足时，事件（都满足时，事件（Y）才会发生。）才会发生。这种因果关系称为与逻辑。如图这种因果关系称为与逻辑。如图5-1 返回返回下一页下一页第三节第三节 逻辑门电路（2）与门电路）与门电路 实现与逻辑关系的电路称为与门电路。图实现与逻辑关系的电路称为与门电路。图5-2（a）为具有二输入端的二极管与门电路。图）为具有二输入端的二极管与门电路。图5-2（b）为与门的逻辑符号，图）为与门的逻辑符号，图5-2（c）为与）为与门的波形图。门的波形图。返回返回下一页下一页第三节第三节 逻辑门电路 返回返回 表5-3 与门真值表 输 入 输 出 A B Y 0 0 0 1 1 0 1 1 0 0 0 1逻辑逻辑功能可功能可归纳为归纳为：“有有0出出0，全，全1出出1。与与逻辑逻辑的表达式的表达式为为：下一页下一页第三节第三节 逻辑门电路 2.或门电路或门电路（1）或逻辑）或逻辑 在决定事件（在决定事件（Y）发生的）发生的各种条件（各种条件（A，B，C，）中，）中，只要有一个或多个条件具备，事只要有一个或多个条件具备，事件（件（Y）就发生。这种因果关系）就发生。这种因果关系称为或逻辑。如图称为或逻辑。如图5-3所示。所示。返回返回下一页下一页第三节第三节 逻辑门电路（2）或门电路）或门电路 实现或逻辑关系的电路称为或门电路。图实现或逻辑关系的电路称为或门电路。图5-3（a）为具有二输入端的二极管或门电路。图）为具有二输入端的二极管或门电路。图5-3（b）为与门的逻辑符号，图）为与门的逻辑符号，图5-3（c）为）为与门的波形图。与门的波形图。返回返回下一页下一页第三节第三节 逻辑门电路 返回返回 表5-4 或门真值表 输 入 输 出 A B Y 0 0 0 1 1 0 1 1 0 1 1 1逻辑逻辑功能可功能可归纳为归纳为：“有有1出出1，全，全0出出0。与与逻辑逻辑的表达式的表达式为为：下一页下一页第三节第三节 逻辑门电路 3.非门电路非门电路（1）非逻辑）非逻辑 非逻辑指的是逻辑的否定。非逻辑指的是逻辑的否定。决定事件的条件只有一个，当决定事件的条件只有一个，当决定事件（决定事件（Y）发生的条件）发生的条件（A）满足时，事件不发生；）满足时，事件不发生；条件不满足，事件反而发生。条件不满足，事件反而发生。如图如图5-5所示。所示。返回返回下一页下一页第三节第三节 逻辑门电路（2）非门电路：实现非逻辑关系的电路称为非门。）非门电路：实现非逻辑关系的电路称为非门。图图5-6（a）为三极管构成的非门电路。图）为三极管构成的非门电路。图5-6（b）为其逻辑符号。图）为其逻辑符号。图5-6（c）为非门电路）为非门电路的输入与输出波形图。的输入与输出波形图。返回返回下一页下一页第三节第三节 逻辑门电路 返回返回 表5-5 非门真值表 输 入 输 出 A Y 0 1 1 0 逻辑逻辑功能可功能可归纳为归纳为：“有有0出出1，有，有1出出0。与与逻辑逻辑的表达式的表达式为为：下一页下一页第三节第三节 逻辑门电路 返回返回二、复合门电路二、复合门电路将与门、或门、非门组合起来，可以构成复将与门、或门、非门组合起来，可以构成复合门。合门。1与非门与非门:图图5-7（a）、（）、（b）分别为与非门）分别为与非门的逻辑结构和逻辑符号。的逻辑结构和逻辑符号。下一页下一页第三节第三节 逻辑门电路 返回返回 表5-6 与非门真值表 输 入 输 出 A B Y 0 0 0 1 1 0 1 1 1 1 1 0逻辑逻辑功能可功能可归纳为归纳为：“有有0出出1，全，全1出出0。与非与非门门的表达式的表达式为为：下一页下一页第三节第三节 逻辑门电路 返回返回2或非门或非门 图图5-8（a）、（）、（b）分别为或非门的逻辑结）分别为或非门的逻辑结构和逻辑符号。构和逻辑符号。下一页下一页第三节第三节 逻辑门电路 返回返回 表5-7 或非门真值表 输 入 输 出 A B Y 0 0 0 1 1 0 1 1 1 0 0 0逻辑逻辑功能可功能可归纳为归纳为：“有有1出出0，全，全0出出1。或非或非门门的表达式的表达式为为：下一页下一页第三节第三节 逻辑门电路 返回返回3异或门：异或门：图图5-9为逻辑符号。为逻辑符号。异或门的逻辑表达式为：异或门的逻辑表达式为：异或门的逻辑功能为：异或门的逻辑功能为：“相异出相异出1，相同出，相同出0。”下一页下一页第三节第三节 逻辑门电路 返回返回 表5-8 异或门真值表 输 入 输 出 A B Y 0 0 0 1 1 0 1 1 0 1 1 0一、组合逻辑电路的分析一、组合逻辑电路的分析二、组合逻辑电路的设计二、组合逻辑电路的设计三、三、中规模组合逻辑部件中规模组合逻辑部件返回返回下一页下一页第四节第四节 组合逻辑电路组合逻辑电路 下一页下一页第四节第四节 组合组合逻辑电路 返回返回一、组合逻辑电路的分析一、组合逻辑电路的分析1.组合逻辑电路分析步骤如下：组合逻辑电路分析步骤如下：（1）根据已给组合电路逻辑图逐级写出输出根据已给组合电路逻辑图逐级写出输出函数的逻辑表达式。函数的逻辑表达式。（2）化简所得逻辑表达式。化简所得逻辑表达式。（3）列出真值表。列出真值表。（4）根据真值表和逻辑表达式确定电路的逻根据真值表和逻辑表达式确定电路的逻辑功能。辑功能。下一页下一页第四节第四节 组合组合逻辑电路 返回返回2.组合逻辑电路分析举例组合逻辑电路分析举例例例 5-5 组合逻辑电路如图组合逻辑电路如图5-12所示，所示，试分析该电路的功能。试分析该电路的功能。下一页下一页第四节第四节 组合组合逻辑电路 返回返回解：（解：（1）由逻辑图逐级写出逻辑表达式）由逻辑图逐级写出逻辑表达式 （2）化简与变换，写出最简表达式）化简与变换，写出最简表达式 下一页下一页第四节第四节 组合组合逻辑电路（3）由表达式列出真值表，如表）由表达式列出真值表，如表5-9所示。所示。（4）由真值表可知，）由真值表可知，Y与与A、B是异或关系。是异或关系。返回返回 输 入 输 出 A B Y 0 0 0 1 1 0 1 1 0 1 1 0下一页下一页第四节第四节 组合组合逻辑电路 返回返回二、组合逻辑电路的设计二、组合逻辑电路的设计 1组合逻辑电路的设计步骤组合逻辑电路的设计步骤（1）分析设计要求，定义输入变量和输出变量。）分析设计要求，定义输入变量和输出变量。（2）根据所要实现的逻辑功能列出真值表。）根据所要实现的逻辑功能列出真值表。（3）由真值表求出逻辑函数表达式。）由真值表求出逻辑函数表达式。（4）化简逻辑函数。）化简逻辑函数。（5）根据最简（或最合理）表达式，画出相应的）根据最简（或最合理）表达式，画出相应的逻辑图。逻辑图。下一页下一页第四节第四节 组合组合逻辑电路 返回返回 2组合逻辑电路的设计举例组合逻辑电路的设计举例 例例 5-6 设计一个举重裁判表决电路，若设计一个举重裁判表决电路，若比赛有比赛有3个裁判，一个主裁判，两个副裁判，个裁判，一个主裁判，两个副裁判，比赛成功与否，由裁判按下自己面前的按钮比赛成功与否，由裁判按下自己面前的按钮来确定。只有当两个或两个以上裁判判明成来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功功，并且其中有一个为主裁判时，表明成功的灯才亮。的灯才亮。解解：（1）分分析析设设计计要要求求，列列出出真真值值表表见见表表5-10所示。所示。下一页下一页第四节第四节 组合组合逻辑电路 返回返回（2）由真值表写出表达式：）由真值表写出表达式：（3）化简逻辑函数）化简逻辑函数 表5-10 真值表下一页下一页第四节第四节 组合组合逻辑电路 返回返回（4）画出逻辑图。见图）画出逻辑图。见图5-14。下一页下一页第四节第四节 组合组合逻辑电路 返回返回三、中规模组合逻辑部件三、中规模组合逻辑部件1编码器编码器1）二进制编码器）二进制编码器8线线3线编码器，线编码器，功能表见表功能表见表5-11。表5-11 8线-3线编码器 功能表下一页下一页第四节第四节 组合组合逻辑电路返回返回 图5-16三位二进制编码逻辑图下一页下一页第四节第四节 组合组合逻辑电路返回返回3）优先编码器）优先编码器 优优先先编编码码器器可可以以同同时时输输入入两两个个以以上上编编码码信信号号，但但只只对对其其中中一一个个优优先先级级别别最最高高的的信信号号进进行行编码。常见的有集成优先编码器编码。常见的有集成优先编码器74LS148。2）二十进制编码器。）二十进制编码器。把把十十进进制制的的十十个个数数0-9转转换换成成二二进进制制代代码码的的电电路路，称称为为二二十十进进制制编编码码器器。其其中中最最常常用用的的是是8421BCD码。码。下一页下一页第四节第四节 组合组合逻辑电路返回返回2译码器译码器 将特定意义的二进制代码转换成相应信号将特定意义的二进制代码转换成相应信号输出的过程称为译码，是编码的逆过程。若输出的过程称为译码，是编码的逆过程。若译码器输入为译码器输入为n，则其输出端，则其输出端N。若。若N称称完全译码，若完全译码，若N称部分译码。称部分译码。常用的译码器有二进制译码器、二常用的译码器有二进制译码器、二十进十进制译码器、显示译码器等。制译码器、显示译码器等。（1）二进制译码器）二进制译码器常用的二进制译码器有常用的二进制译码器有3线线8线译码器。线译码器。下一页下一页第四节第四节 组合组合逻辑电路返回返回 3线8线译码器功能如表5-14所示下一页下一页第四节第四节 组合组合逻辑电路返回返回逻逻辑辑电电路路图图如如图图5-19所所示示。常常用用的的集集成成3线线8线译码器称为线译码器称为74LS138，图5-19下一页下一页第四节第四节 组合组合逻辑电路返回返回二二十进制译码器十进制译码器 将将4位二位二十进制代码按其原意翻译成十进制代码按其原意翻译成10个十进制数信号的逻辑电路，称为二个十进制数信号的逻辑电路，称为二十十进制译码器。进制译码器。如如74LS42就是二就是二十进制译码器。十进制译码器。下一页下一页第四节第四节 组合组合逻辑电路返回返回3.加法器加法器加法器是最基本的运算器。加法器是最基本的运算器。（1）半加器：用来完成两个一位二进制数求）半加器：用来完成两个一位二进制数求和的逻辑电路，只考虑本位数相加，而不考和的逻辑电路，只考虑本位数相加，而不考虑低位来的进位。表虑低位来的进位。表11-17半加器的功能表半加器的功能表下一页下一页第四节第四节 组合组合逻辑电路两个一位二进制数相加，运算式如下：两个一位二进制数相加，运算式如下：0+0=0 -本位和为本位和为0，进位，进位0 0+1=1 -本位和为本位和为1，进位，进位0 1+0=1 -本位和为本位和为1，进位，进位0 1+1=1 0 -本位和为本位和为0，进位，进位1按照上面的运算可列出如表按照上面的运算可列出如表5-17所示的功能表。所示的功能表。返回返回下一页下一页第四节第四节 组合组合逻辑电路返回返回表5-17半加器的功能表输 入输 出A BS C0 00 11 01 10 01 01 00 1由功能表可写出表达式由功能表可写出表达式:下一页下一页第四节第四节 组合组合逻辑电路返回返回可得逻辑图可得逻辑图5-22（a）电路 （b）逻辑符号图5-22 半加器的逻辑电路下一页下一页第四节第四节 组合组合逻辑电路返回返回2）全全加加器器：在在将将两两个个多多位位二二进进制制数数相相加加时时，除除了了进进行行本本位位数数相相加加外外还还要要考考虑虑和和相相邻邻低低位位的进位位相加的运算电路称为全加器。的进位位相加的运算电路称为全加器。全全加加器器相相加加的的数数有有三三个个：、，结结果果有有两两个个，本位和与进位。本位和与进位。全加器的功能表如表全加器的功能表如表5-18所示。所示。下一页下一页第四节第四节 组合组合逻辑电路返回返回输 入输输 出出 Ai Bi Ci-1 Si Ci 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1表5-18全加器的功能表下一页下一页第四节第四节 组合组合逻辑电路返回返回由功能表写出逻辑表达式化简得：由功能表写出逻辑表达式化简得：下一页下一页第四节第四节 组合组合逻辑电路返回返回全加器的逻辑电路图如全加器的逻辑电路图如5-23示。示。（a）逻辑电路逻辑电路 （b）逻辑符号）逻辑符号图图5-23全加器的逻辑电路全加器的逻辑电路1数字电路是对数字信号进行传输、控制、存储、处理的电数字电路是对数字信号进行传输、控制、存储、处理的电路。路。2数制是一种计数方法。常用二进数制、八进制数、十六进数制是一种计数方法。常用二进数制、八进制数、十六进制数。制数。3逻辑代数的基本公式与规律逻辑代数的基本公式与规律 。4基本的逻辑关系是与、或、非。基本的逻辑关系是与、或、非。常见的基本逻辑门电路有与门、或门、非门，常见的基本逻辑门电路有与门、或门、非门，复合门有与非门、或非门、异或门、同或门、与或非门。复合门有与非门、或非门、异或门、同或门、与或非门。返回返回小结小结5组合逻辑电路的特点组合逻辑电路的特点 6组合逻辑电路的分析。组合逻辑电路的分析。7组合逻辑电路的设计组合逻辑电路的设计。8常用的中规模组合逻辑器件有编码器、译码器、加法器等。常用的中规模组合逻辑器件有编码器、译码器、加法器等。编码器有二进制编码器、二十进制编码器、优先编码器等。编码器有二进制编码器、二十进制编码器、优先编码器等。译码器有二进制译码器、二译码器有二进制译码器、二十进制译码器、显示译码器等。十进制译码器、显示译码器等。加法器有半加器和全加器。加法器有半加器和全加器。返回返回小结小结