模块八---逻辑门与组合逻辑电路ppt课件(全).ppt

8 8 8 8.1.1.1.1组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路的分析与设计的分析与设计的分析与设计的分析与设计8 8 8 8.1.1.1.1.1.1.1.1 组合逻辑电路的分析组合逻辑电路的分析组合逻辑电路的分析组合逻辑电路的分析8 8 8 8.1.1.1.1.2.2.2.2 组合逻辑电路的设计组合逻辑电路的设计组合逻辑电路的设计组合逻辑电路的设计 8 8 8 8.2 2 2 2常用中规模组合逻辑电路常用中规模组合逻辑电路常用中规模组合逻辑电路常用中规模组合逻辑电路 8 8 8 8.2.2.2.2.1 .1 .1 .1 编码器编码器编码器编码器 8 8 8 8.2.2 .2.2 .2.2 .2.2 译码器译码器译码器译码器 8 8 8 8.2.2.2.2.3 3 3 3 数据选择器和数据分配器数据选择器和数据分配器数据选择器和数据分配器数据选择器和数据分配器 8 8 8 8.2.2.2.2.4 4 4 4 数值比较器数值比较器数值比较器数值比较器小小小小 结结结结本模块主要内容本模块主要内容8.1 8.1 8.1 8.1 组合逻辑电路的分析与设计组合逻辑电路的分析与设计组合逻辑电路的分析与设计组合逻辑电路的分析与设计组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路：输出仅由输入决定，与电路的原状态：输出仅由输入决定，与电路的原状态：输出仅由输入决定，与电路的原状态：输出仅由输入决定，与电路的原状态无关。无关。无关。无关。单输出组合逻辑电路单输出组合逻辑电路单输出组合逻辑电路单输出组合逻辑电路：只有一个输出量。：只有一个输出量。：只有一个输出量。：只有一个输出量。多输出组合逻辑电路多输出组合逻辑电路多输出组合逻辑电路多输出组合逻辑电路：含有一个以上的输出量。：含有一个以上的输出量。：含有一个以上的输出量。：含有一个以上的输出量。组合逻辑电路框图组合逻辑电路框图组合逻辑电路框图组合逻辑电路框图X X X X1 1 1 1X X X Xn n n nX X X X2 2 2 2Y Y Y Y2 2 2 2Y Y Y Y1 1 1 1Y Y Y Yn n n n.组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路输入输入输入输入输出输出输出输出8.1.1 组合逻辑电路的分析组合逻辑电路的分析已知逻辑电路已知逻辑电路已知逻辑电路已知逻辑电路确定确定逻辑功能逻辑功能逻辑功能逻辑功能逻辑图逻辑图 1 分析步骤：分析步骤：分析步骤：分析步骤：逻辑表达式逻辑表达式最简表达式最简表达式 2 输入到输出逐级写出 3 化简真值表真值表电路的逻辑功能电路的逻辑功能 4 确定例例例例 1 1 1 1：组合电路如图，试分析其逻辑功能组合电路如图，试分析其逻辑功能组合电路如图，试分析其逻辑功能组合电路如图，试分析其逻辑功能A BA B.A BA B.A A.A BA BB B.A AB B&S S思考思考&C CS=S=A AB B ABA AB B AB.S=S=A AB B ABA AB B AB.C=C=AB=ABAB=AB写逻辑表达式写逻辑表达式写逻辑表达式写逻辑表达式 1 S=S=A AB B ABA AB B AB.=A AB+B ABA AB+B AB.=AB+ABAB+AB反演律反演律 =A A (A+BA+B)+)+B B (A+BA+B).反演律反演律 =A AB+B ABA AB+B AB.C=C=AB=ABAB=AB还原律还原律化简化简化简化简 2 S=S=AB+ABAB+AB=A BA B列真值表列真值表列真值表列真值表 3 A AB BS S0 00 01 1 1 10 00 01 11 11 10 00 01 1C C0 00 00 01 1 输入输入输入输入相同相同相同相同输出为输出为输出为输出为“0”“0”“0”“0”，输入输入输入输入相异相异相异相异输出为输出为输出为输出为“1”“1”“1”“1”，称为称为称为称为“异或异或异或异或”逻辑逻辑逻辑逻辑关系。这种电路关系。这种电路关系。这种电路关系。这种电路称称称称“异或异或异或异或”门。门。门。门。若把若把若把若把A A A A、B B B B看成是两个二进制数，则看成是两个二进制数，则看成是两个二进制数，则看成是两个二进制数，则S S S S是二者之是二者之是二者之是二者之和和和和，C C C C是是是是进位进位进位进位。该电路只能进行本位加数、被加数的加法运。该电路只能进行本位加数、被加数的加法运。该电路只能进行本位加数、被加数的加法运。该电路只能进行本位加数、被加数的加法运算而不考虑低位进位，因而称为算而不考虑低位进位，因而称为算而不考虑低位进位，因而称为算而不考虑低位进位，因而称为半加器半加器半加器半加器。确定逻辑功能确定逻辑功能确定逻辑功能确定逻辑功能 4 半加器逻辑图及逻辑符号半加器逻辑图及逻辑符号半加器逻辑图及逻辑符号半加器逻辑图及逻辑符号&=1=1=1=1.A AB BS SC CCOCOCOCOA A A AB B B BS S S SC C C C 8.1.2 组合逻辑电路的设计组合逻辑电路的设计根据逻辑功能要求根据逻辑功能要求根据逻辑功能要求根据逻辑功能要求确定确定逻辑电路逻辑电路逻辑电路逻辑电路电路功能描述电路功能描述 1 分析步骤：分析步骤：分析步骤：分析步骤：真值表真值表逻辑表达式逻辑表达式或卡或卡诺图诺图 2 3 化简最简表达式最简表达式逻辑变换逻辑变换 4 逻辑电路图逻辑电路图 5 确定例例例例 2 2 2 2：在举重比赛中在举重比赛中在举重比赛中在举重比赛中，有一名主裁判和两名副裁判。当有一名主裁判和两名副裁判。当有一名主裁判和两名副裁判。当有一名主裁判和两名副裁判。当 两名以上裁判（必须包括主裁判在内）认为运动员上举杠两名以上裁判（必须包括主裁判在内）认为运动员上举杠两名以上裁判（必须包括主裁判在内）认为运动员上举杠两名以上裁判（必须包括主裁判在内）认为运动员上举杠铃合格，按动电钮，裁决合格铃合格，按动电钮，裁决合格铃合格，按动电钮，裁决合格铃合格，按动电钮，裁决合格信号灯才亮。试用信号灯才亮。试用信号灯才亮。试用信号灯才亮。试用与非门与非门与非门与非门设设设设计该电路。计该电路。计该电路。计该电路。分析分析解：解：解：解：设主裁判为变量设主裁判为变量设主裁判为变量设主裁判为变量A A A A，副裁判分别为，副裁判分别为，副裁判分别为，副裁判分别为B B B B和和和和C C C C；按下电；按下电；按下电；按下电 钮为钮为钮为钮为1 1 1 1，不按为，不按为，不按为，不按为0 0 0 0。表示成功与否的灯为。表示成功与否的灯为。表示成功与否的灯为。表示成功与否的灯为Y Y Y Y，合格为，合格为，合格为，合格为1 1 1 1，否，否，否，否则为则为则为则为0 0 0 0。根据逻辑要求列真值表根据逻辑要求列真值表根据逻辑要求列真值表根据逻辑要求列真值表 1 由真值表写出逻辑表达式由真值表写出逻辑表达式由真值表写出逻辑表达式由真值表写出逻辑表达式 2 Y=Y=ABAB+AC+AC1 11 11 1卡诺图卡诺图卡诺图卡诺图化简化简化简化简 3 画逻辑画逻辑画逻辑画逻辑电路图电路图电路图电路图 5 4 逻辑逻辑逻辑逻辑变换变换变换变换例例例例 3 3 3 3：设计一个能设计一个能设计一个能设计一个能比较比较比较比较两个一位数字大小的逻辑电路。两个一位数字大小的逻辑电路。两个一位数字大小的逻辑电路。两个一位数字大小的逻辑电路。解：解：解：解：设两个一位数分别为设两个一位数分别为设两个一位数分别为设两个一位数分别为A,B.A,B.A,B.A,B.当当当当ABABABAB时，时，时，时，Y Y Y Y1 1 1 1=1,=1,=1,=1,当当当当A=BA=BA=BA=B时，时，时，时，Y Y Y Y2 2 2 2=1,=1,=1,=1,当当当当ABABABAB时，时，时，时，Y Y Y Y3 3 3 3=1=1=1=1列列列列真真真真值值值值表表表表 1 写写写写逻逻逻逻辑辑辑辑表表表表达达达达式式式式 2 画逻辑画逻辑画逻辑画逻辑电路图电路图电路图电路图 3 解：解：解：解：设设A Ai i、B Bi i：被加数与：被加数与加数，加数，C Ci i-1-1：相邻低位来的相邻低位来的进位，进位，S Si i：本位的和，：本位的和，C Ci i：本位的进位。本位的进位。例例例例 4 4 4 4：试设计一位试设计一位试设计一位试设计一位全加器全加器全加器全加器即能同时进行本位数和相邻即能同时进行本位数和相邻即能同时进行本位数和相邻即能同时进行本位数和相邻低位的进位信号的加法运算电路。低位的进位信号的加法运算电路。低位的进位信号的加法运算电路。低位的进位信号的加法运算电路。0 00 00 01 1 1 1 1 1 0 0 1 1 0 00 01 11 11 10 0 1 1 0 01 0 11 0 10 0 1 0 0 1 0 1 0 0 1 0 0 1 1 0 1 1 1 0 0 1 0 0 1 1 01 1 01 1 11 1 10 0 00 0 0A Ai i B Bi i C Ci i S Si i C Ci i 1 根据逻辑要求根据逻辑要求根据逻辑要求根据逻辑要求列真值表列真值表列真值表列真值表由真值表画出由真值表画出由真值表画出由真值表画出卡诺图并写出卡诺图并写出卡诺图并写出卡诺图并写出逻辑表达式逻辑表达式逻辑表达式逻辑表达式 2 化简化简化简化简 3 化简化简化简化简 3 逻逻逻逻辑辑辑辑变变变变换换换换 4 4 逻逻逻逻辑辑辑辑变变变变换换换换 本位的和：本位的和：本位的和：本位的和：本位的进位：本位的进位：本位的进位：本位的进位：确定逻辑电路图确定逻辑电路图确定逻辑电路图确定逻辑电路图 5 A Ai iB Bi iC Ci-1i-1S Si iC Ci iCOCOCOCO CICICICI全全加加器器的的逻逻辑辑电电路路与与逻逻辑辑符符号号 用与门和或门实现用与门和或门实现7.2.1 编码器编码器8.2 8.2 8.2 8.2 常用中规模组合逻辑电路常用中规模组合逻辑电路常用中规模组合逻辑电路常用中规模组合逻辑电路编码：编码：编码：编码：用符号或数码表示特定对象的过程。用符号或数码表示特定对象的过程。用符号或数码表示特定对象的过程。用符号或数码表示特定对象的过程。能够实现编码功能的电路称为能够实现编码功能的电路称为能够实现编码功能的电路称为能够实现编码功能的电路称为编码器。编码器。编码器。编码器。（1 1 1 1）二进制编码器）二进制编码器）二进制编码器）二进制编码器 将若干个特定含义的输入信号编为二进制代码的电路，将若干个特定含义的输入信号编为二进制代码的电路，将若干个特定含义的输入信号编为二进制代码的电路，将若干个特定含义的输入信号编为二进制代码的电路，称为称为称为称为二进制编码器。二进制编码器。二进制编码器。二进制编码器。要表示要表示要表示要表示N N N N个信息所需的个信息所需的个信息所需的个信息所需的n n n n位位位位二进制代码应满足：二进制代码应满足：二进制代码应满足：二进制代码应满足：2 2n n N N三位二进制编码器三位二进制编码器常常常常见见见见的的的的编编编编码码码码器器器器有有有有8 8 8 8线线线线-3-3-3-3线线线线（有有有有8 8 8 8个个个个信信信信号号号号输输输输入入入入端端端端，3 3 3 3个个个个二二二二进进进进制制制制码码码码输输输输出出出出端端端端），16161616线线线线4444线等。线等。线等。线等。要求：要求：要求：要求：编码器在任意时刻只能有一编码器在任意时刻只能有一编码器在任意时刻只能有一编码器在任意时刻只能有一个输入端有效，即当一个输入信号个输入端有效，即当一个输入信号个输入端有效，即当一个输入信号个输入端有效，即当一个输入信号为高电平时，其余输入信号均为低为高电平时，其余输入信号均为低为高电平时，其余输入信号均为低为高电平时，其余输入信号均为低电平。电平。电平。电平。应用：应用：应用：应用：对输入要求太苛刻，在实际对输入要求太苛刻，在实际对输入要求太苛刻，在实际对输入要求太苛刻，在实际中很少使用。中很少使用。中很少使用。中很少使用。真真值值表表 9 97 76 615151 12 23 34 45 510101111121213131414优先编码器优先编码器74LS14874LS148符号符号优先编码器优先编码器优先编码器优先编码器74LS14874LS14874LS14874LS148：八个输入八个输入八个输入八个输入信号端，三个输出端，一个信号端，三个输出端，一个信号端，三个输出端，一个信号端，三个输出端，一个S S S S输输输输入使能端和二个用于扩展功能入使能端和二个用于扩展功能入使能端和二个用于扩展功能入使能端和二个用于扩展功能的输出端。的输出端。的输出端。的输出端。Y YEXEX为扩展输出端，为扩展输出端，为扩展输出端，为扩展输出端，是控制标志是控制标志是控制标志是控制标志。为为为为0 0 0 0表示是编码输表示是编码输表示是编码输表示是编码输出；为出；为出；为出；为1 1 1 1表示不是编码输出。表示不是编码输出。表示不是编码输出。表示不是编码输出。要求：要求：要求：要求：它允许若干输入信号它允许若干输入信号它允许若干输入信号它允许若干输入信号同时有效，编码器只对其中优同时有效，编码器只对其中优同时有效，编码器只对其中优同时有效，编码器只对其中优先级别最高的输入信号进行编先级别最高的输入信号进行编先级别最高的输入信号进行编先级别最高的输入信号进行编码。码。码。码。应用：应用：应用：应用：实际中广泛应用。实际中广泛应用。实际中广泛应用。实际中广泛应用。74LS148输输入入：逻辑：逻辑0(0(低电平）有效低电平）有效输输出出：逻辑：逻辑0(0(低电平）有效低电平）有效优先编码器优先编码器74LS14874LS148功能表功能表（2 2 2 2）二）二）二）二-十进制编码器十进制编码器十进制编码器十进制编码器指用四位二进制代码表示一位十进制数的编码电路。指用四位二进制代码表示一位十进制数的编码电路。指用四位二进制代码表示一位十进制数的编码电路。指用四位二进制代码表示一位十进制数的编码电路。编编编编码码码码器器器器高高高高低低低低电电电电平平平平信信信信号号号号二二二二进进进进制制制制代代代代码码码码1010个个4 4 4 4位位位位 列编码表：列编码表：列编码表：列编码表：四位二进制代四位二进制代四位二进制代四位二进制代码可以表示十码可以表示十码可以表示十码可以表示十六种不同的状六种不同的状六种不同的状六种不同的状态，其中任何态，其中任何态，其中任何态，其中任何十种状态都可十种状态都可十种状态都可十种状态都可以表示以表示以表示以表示09090909十个十个十个十个数码，最常用数码，最常用数码，最常用数码，最常用的是的是的是的是8421842184218421码。码。码。码。0 0 0 00 0 0 00 0 0 0输输输输 出出出出输输输输 入入入入Y Y Y Y1 1 1 1Y Y Y Y2 2 2 2Y Y Y Y0 0 0 00 0 0 0 (I I I I0 0 0 0)1 1 1 1(I I I I1 1 1 1)2 2 2 2(I I I I2 2 2 2)3 3 3 3(I I I I3 3 3 3)4 4 4 4(I I I I4 4 4 4)5 5 5 5(I I I I5 5 5 5)6 6 6 6(I I I I6 6 6 6)7 7 7 7(I I I I7 7 7 7)8 8 8 8(I I I I8 8 8 8)9 9 9 9(I I I I9 9 9 9)Y Y Y Y3 3 3 30 00 00 01 11 11 10 01 10 00 00 00 01 11 11 11 10 00 00 01 11 10 01 11 10 0 0 00 00 0 0 00 00 00 00 00 00 00 01 11 11 18421BCD8421BCD8421BCD8421BCD码编码表码编码表码编码表码编码表74LS147优先编码器优先编码器74LS14774LS147符号符号74LS14774LS14774LS14774LS147：二二二二-十进制优先编码十进制优先编码十进制优先编码十进制优先编码器。器。器。器。九个输入端，四个输出端，九个输入端，四个输出端，九个输入端，四个输出端，九个输入端，四个输出端，I I I I9 9 9 9 级别最高，级别最高，级别最高，级别最高，I I I I1 1 1 1级别最低。级别最低。级别最低。级别最低。当输入均无效时，输出此时为当输入均无效时，输出此时为当输入均无效时，输出此时为当输入均无效时，输出此时为1111111111111111，此为，此为，此为，此为I I I I0 0 0 0编码。编码。编码。编码。应用：应用：应用：应用：实际中广泛应用实际中广泛应用实际中广泛应用实际中广泛应用输入端输出端输入端输出端只低电平有效只低电平有效I I I I9 9 9 9Y Y Y Y0 0 0 0I I I I8 8 8 8I I I I7 7 7 7I I I I6 6 6 6I I I I5 5 5 5I I I I4 4 4 4I I I I3 3 3 3I I I I2 2 2 2I I I I1 1 1 1Y Y Y Y1 1 1 1Y Y Y Y2 2 2 2Y Y Y Y3 3 3 3 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1输输输输 入入入入 (低电平有效低电平有效低电平有效低电平有效)输输输输 出出出出(8421842184218421反码反码反码反码)0 0 0 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 1 1 1 0 0 0 0 0 1 1 1 0 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 01 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 1 0 0 11 0 0 11 0 0 11 0 0 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 1 0 1 01 0 1 01 0 1 01 0 1 01 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 1 0 1 1 1 0 1 1 1 0 1 1 1 0 1 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 1 1 0 01 1 0 01 1 0 01 1 0 01 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 1 1 0 1 1 1 0 1 1 1 0 1 1 1 0 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 0 1 1 1 0 1 1 1 0 1 1 1 0优优先先编编码码器器7 74 4L LS S1 14 47 7的的功功能能表表8.2.2 译码器译码器译码：译码：译码：译码：编码的编码的编码的编码的逆过程逆过程逆过程逆过程，即将每组二进制输入代码所表示，即将每组二进制输入代码所表示，即将每组二进制输入代码所表示，即将每组二进制输入代码所表示的特定意义翻译出来。的特定意义翻译出来。的特定意义翻译出来。的特定意义翻译出来。能实现译码功能的电路，称为能实现译码功能的电路，称为能实现译码功能的电路，称为能实现译码功能的电路，称为译码器。译码器。译码器。译码器。（1 1 1 1）二进制译码器）二进制译码器）二进制译码器）二进制译码器译码器的输入：译码器的输入：一组二进制代码一组二进制代码一组二进制代码一组二进制代码译码器的输出：译码器的输出：一组高低电平信号一组高低电平信号一组高低电平信号一组高低电平信号74LS13874LS138型译码器符号图型译码器符号图 常见的二进制译码器有：常见的二进制译码器有：常见的二进制译码器有：常见的二进制译码器有：2 2 2 2线线线线4444线译码器、线译码器、线译码器、线译码器、3 3 3 3线线线线8888线译码器、线译码器、线译码器、线译码器、4 4 4 4线线线线16161616线译码线译码线译码线译码器。器。器。器。74LS13874LS13874LS13874LS138译码器为集成译码器为集成译码器为集成译码器为集成3 3 3 3线线线线8888线译码器。线译码器。线译码器。线译码器。A2、A1、A0为二进制译码输入端为二进制译码输入端，为译码输出端（低电平为译码输出端（低电平有效），S1、为使能输入端。为使能输入端。当当S S11、时，时，译码器处于译码器处于工作工作状态；反之，译码器处于状态；反之，译码器处于禁止禁止状态。状态。74LS13874LS138的功能表的功能表输出输出输出输出低电平低电平低电平低电平有效有效有效有效输入输入输入输入二进制代码二进制代码二进制代码二进制代码（2 2 2 2）二）二）二）二-十进制译码器十进制译码器十进制译码器十进制译码器将四位二进制代码翻译成对应的一位十进制数字的电路，称为将四位二进制代码翻译成对应的一位十进制数字的电路，称为将四位二进制代码翻译成对应的一位十进制数字的电路，称为将四位二进制代码翻译成对应的一位十进制数字的电路，称为二十进制译码器。二十进制译码器。二十进制译码器。二十进制译码器。输入：输入：十进制数的十进制数的十进制数的十进制数的4 4 4 4位二进制位二进制位二进制位二进制编码（编码（编码（编码（BCDBCDBCDBCD码），分别用码），分别用码），分别用码），分别用A A A A3 3 3 3、A A A A2 2 2 2、A A A A1 1 1 1、A A A A0 0 0 0表示；表示；表示；表示；输出：输出：与十进制数字相对应的与十进制数字相对应的与十进制数字相对应的与十进制数字相对应的10101010个信号，用个信号，用个信号，用个信号，用Y Y Y Y9 9 9 9Y Y Y Y0 0 0 0表示。表示。表示。表示。由于二由于二由于二由于二-十进制译码器有十进制译码器有十进制译码器有十进制译码器有4 4 4 4根输根输根输根输入线，入线，入线，入线，10101010根输出线，所以又称根输出线，所以又称根输出线，所以又称根输出线，所以又称为为为为4 4 4 4线线线线-10-10-10-10线译码器。线译码器。线译码器。线译码器。74LS4274LS42型译码器符号图型译码器符号图74LS4274LS42的功能表的功能表输出输出输出输出低电平低电平低电平低电平有效有效有效有效输入输入输入输入高电平有效高电平有效（3 3 3 3）显示译码器）显示译码器）显示译码器）显示译码器显显显显示示示示译译译译码码码码器器器器显显显显示示示示器器器器件件件件二二二二 十十十十进进进进制制制制代代代代码码码码 在数字系统中，常常需要将运算结果用人们习惯的十在数字系统中，常常需要将运算结果用人们习惯的十在数字系统中，常常需要将运算结果用人们习惯的十在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到进制显示出来，这就要用到进制显示出来，这就要用到进制显示出来，这就要用到显示译码器显示译码器。显示译码器：显示译码器：专门用来驱动数码显示器件工作的译码器。专门用来驱动数码显示器件工作的译码器。专门用来驱动数码显示器件工作的译码器。专门用来驱动数码显示器件工作的译码器。a.a.a.a.显示器件显示器件显示器件显示器件显示器件：可显示数字、文字或符号显示器件：可显示数字、文字或符号显示器件：可显示数字、文字或符号显示器件：可显示数字、文字或符号 按按按按显示方式分，有字型重叠式、点阵式、分段式等显示方式分，有字型重叠式、点阵式、分段式等显示方式分，有字型重叠式、点阵式、分段式等显示方式分，有字型重叠式、点阵式、分段式等 常常常常见的七段数字显示器主要有半导体显示器见的七段数字显示器主要有半导体显示器见的七段数字显示器主要有半导体显示器见的七段数字显示器主要有半导体显示器（LEDLED）、液晶显示器、液晶显示器、液晶显示器、液晶显示器（LCDLCD）等。等。等。等。LED LED显示器的两种结构：显示器的两种结构：共阴极接法共阴极接法a ab bc cd de ef fg g共阳极接法共阳极接法a ab bc cg gd de ef f+高电平发光高电平发光低电平发光低电平发光b.b.b.b.七段显示译码器七段显示译码器七段显示译码器七段显示译码器 D DC CB BA Aa ag gf fe ed dc cb b译译码码器器二二 十十进进制制代代码码(共阴极共阴极共阴极共阴极)0 00 01 10 01 11 11 10 01 10 01 17 7个个4 4位位g gd dg gf fe ed dc cb ba a七段译码器和数码管的连接图七段译码器和数码管的连接图CC14547CC14547CC14547CC14547（CMOSCMOSCMOSCMOS电电电电路路路路）为为为为4 4 4 4线线线线-7-7-7-7段译码器驱动器。段译码器驱动器。段译码器驱动器。段译码器驱动器。A A A A、B B B B、C C C C、D D D D为为为为输入端输入端输入端输入端BIBIBIBI为为为为消消消消隐隐隐隐控控控控制制制制端端端端，为为为为1 1 1 1时时时时，译码器工作。译码器工作。译码器工作。译码器工作。YaYaYaYaYgYgYgYg为为为为输出端输出端输出端输出端，高电平，高电平，高电平，高电平有效。有效。有效。有效。g gf fe ed dc cb ba a D D C C B B A AYaYa Y Yb b Y Yc c Y Yd d Y Ye e Yf Yg Yf Yg 0 0 0 0 1 1 1 1 1 1 0 00 0 0 0 1 1 1 1 1 1 0 00 0 0 1 0 1 1 0 0 0 0 10 0 0 1 0 1 1 0 0 0 0 10 0 1 0 1 1 0 1 1 0 1 20 0 1 0 1 1 0 1 1 0 1 20 0 1 1 1 1 1 1 0 0 1 30 0 1 1 1 1 1 1 0 0 1 30 1 0 0 0 1 1 0 0 1 1 40 1 0 0 0 1 1 0 0 1 1 40 1 0 1 1 0 1 1 0 1 1 50 1 0 1 1 0 1 1 0 1 1 50 1 1 0 1 0 1 1 1 1 1 60 1 1 0 1 0 1 1 1 1 1 60 1 1 1 1 1 1 0 0 0 0 70 1 1 1 1 1 1 0 0 0 0 71 0 0 0 1 1 1 1 1 1 1 81 0 0 0 1 1 1 1 1 1 1 81 0 0 1 1 1 1 1 0 1 1 91 0 0 1 1 1 1 1 0 1 1 9输输输输 入入入入输输输输 出出出出显示显示显示显示数码数码数码数码七七段段显显示示译译码码器器功功能能表表c.c.c.c.译码器的应用译码器的应用译码器的应用译码器的应用 1.1.1.1.实现逻辑函数实现逻辑函数实现逻辑函数实现逻辑函数 译码器的每个输出端分别与一个最小项相对应，译码器的每个输出端分别与一个最小项相对应，译码器的每个输出端分别与一个最小项相对应，译码器的每个输出端分别与一个最小项相对应，由由由由二进制译码器加上门电路即可实现任何组合逻辑函数。二进制译码器加上门电路即可实现任何组合逻辑函数。二进制译码器加上门电路即可实现任何组合逻辑函数。二进制译码器加上门电路即可实现任何组合逻辑函数。例例例例 5 5 5 5：试用译码器和门电路实现逻辑函数试用译码器和门电路实现逻辑函数试用译码器和门电路实现逻辑函数试用译码器和门电路实现逻辑函数。解：解：解：解：将逻辑函数转换成最小项表达式，再转换成将逻辑函数转换成最小项表达式，再转换成将逻辑函数转换成最小项表达式，再转换成将逻辑函数转换成最小项表达式，再转换成 与非与非与非与非与非形式。与非形式。与非形式。与非形式。该函数有该函数有该函数有该函数有A A A A、B B B B、C C C C三个变量，选用三个变量，选用三个变量，选用三个变量，选用3 3 3 3线线线线8888线线线线译码器译码器译码器译码器74LS13874LS13874LS13874LS138。如图用一片如图用一片如图用一片如图用一片74LS13874LS13874LS13874LS138加一个与非门就可实加一个与非门就可实加一个与非门就可实加一个与非门就可实现逻辑函数现逻辑函数现逻辑函数现逻辑函数Y Y Y Y。2.2.2.2.译码器的扩展译码器的扩展译码器的扩展译码器的扩展译码器的扩展译码器的扩展用用用用两块两块两块两块74LS13874LS13874LS13874LS138可以扩展为可以扩展为可以扩展为可以扩展为4 4 4 4线线线线16161616线线线线译码器。译码器。译码器。译码器。当当当当A A A A3 3 3 3=0=0=0=0时，低位片时，低位片时，低位片时，低位片74LS138(1)74LS138(1)74LS138(1)74LS138(1)工作，对输入工作，对输入工作，对输入工作，对输入A A A A3 3 3 3、A A A A2 2 2 2、A A A A1 1 1 1、A A A A0 0 0 0进行译码，还原出进行译码，还原出进行译码，还原出进行译码，还原出Y Y Y Y0 0 0 0Y Y Y Y7 7 7 7 ，则高位片禁止工作；当则高位片禁止工作；当则高位片禁止工作；当则高位片禁止工作；当A A A A3 3 3 3=1=1=1=1时，时，时，时，高位片高位片高位片高位片74LS138(2)74LS138(2)74LS138(2)74LS138(2)工作，还原工作，还原工作，还原工作，还原出出出出Y Y Y Y8 8 8 8Y Y Y Y15151515 ，而低位片禁止工，而低位片禁止工，而低位片禁止工，而低位片禁止工作。作。作。作。8.2.3 数据选择器和数据分配器数据选择器和数据分配器（1 1 1 1）数据选择器）数据选择器）数据选择器）数据选择器 数据选择器是一种数据选择器是一种数据选择器是一种数据选择器是一种多输入、单输出多输入、单输出多输入、单输出多输入、单输出的组合逻辑电路。的组合逻辑电路。的组合逻辑电路。的组合逻辑电路。它能在选择控制信号作用下，从多个输入信息中选择一它能在选择控制信号作用下，从多个输入信息中选择一它能在选择控制信号作用下，从多个输入信息中选择一它能在选择控制信号作用下，从多个输入信息中选择一个信息送至输出端进行传输。也称为个信息送至输出端进行传输。也称为个信息送至输出端进行传输。也称为个信息送至输出端进行传输。也称为多路选择器多路选择器多路选择器多路选择器或多路或多路或多路或多路开关。开关。开关。开关。A A1 1A A0 0数据选择控制数据选择控制数据选择控制数据选择控制输输输输入入入入端端端端Y YD D0 0D D1 1D D2 2D D3 3S S多多多多路路路路选选选选择择择择器器器器使能端使能端使能端使能端四四四四选选选选一一一一输出端输出端输出端输出端 中规模集成数据选择器按照数据输入端可分为中规模集成数据选择器按照数据输入端可分为中规模集成数据选择器按照数据输入端可分为中规模集成数据选择器按照数据输入端可分为四选一、八选一、十六选一四选一、八选一、十六选一四选一、八选一、十六选一四选一、八选一、十六选一等形式。等形式。等形式。等形式。74LS15174LS15174LS15174LS151的符号图的符号图的符号图的符号图74LS15174LS15174LS15174LS151为为为为八选一八选一八选一八选一数据选择器数据选择器数据选择器数据选择器 D D D D0 0 0 0 D D D D7 7 7 7是是是是数据输入端数据输入端数据输入端数据输入端Y Y Y Y、Y Y Y Y是数据输出端是数据输出端是数据输出端是数据输出端 STSTSTST 是使能端是使能端是使能端是使能端A A A A0 0 0 0 AAAA2 2 2 2是是是是地址信号输入端地址信号输入端地址信号输入端地址信号输入端74LS15174LS15174LS15174LS151功能表功能表功能表功能表 输输输输 入入入入 输输输输 出出出出STSTA A0 0A A2 2Y Y1 10 00 00 00 00 0D D3 3D D2 2D D1 1D D0 0A A2 20 0D D4 40 0D D5 50 0D D6 60 0D D7 70 00 00 01 10 01 1 0 00 00 00 01 11 11 10 00 01 11 10 01 10 01 11 11 11 1Y Y1 1D D3 3D D2 2D D1 1D D0 0D D4 4D D5 5D D6 6D D7 7D DD D3 3D D2 2D D1 1D D0 0D D4 4D D5 5D D6 6D D7 7 输入输入输入输入低电平有效低电平有效即输出即输出即输出即输出Y Y Y Y为地址输入变量全体最小项的和。为地址输入变量全体最小项的和。为地址输入变量全体最小项的和。为地址输入变量全体最小项的和。任何一个逻辑函数都可写成最小项之和的形式，用数任何一个逻辑函数都可写成最小项之和的形式，用数任何一个逻辑函数都可写成最小项之和的形式，用数任何一个逻辑函数都可写成最小项之和的形式，用数据选择器可实现任何组合逻辑函数。据选择器可实现任何组合逻辑函数。据选择器可实现任何组合逻辑函数。据选择器可实现任何组合逻辑函数。根据根据根据根据74LS15174LS15174LS15174LS151功能表可得出其功能表可得出其功能表可得出其功能表可得出其逻辑功能：逻辑功能：逻辑功能：逻辑功能：若若若若D D D D0 0 0 0=D=D=D=D1 1 1 1=D=D=D=D2 2 2 2=D=D=D=D7 7 7 7=1=1=1=1 例例例例 6 6 6 6：试用试用试用试用74LS15174LS15174LS15174LS151实现逻辑函数实现逻辑函数实现逻辑函数实现逻辑函数确定数据选择器确定数据选择器确定地址变量确定地址变量 1 3 3 3 3个变量，选用个变量，选用个变量，选用个变量，选用8 8 8 8选选选选1 1 1 1数据选择器数据选择器数据选择器数据选择器。A A2 2=A=A、A A1 1=B=B、A A0 0=C=C逻辑函数逻辑函数选用选用74LS15174LS151 2 74LS15174LS15174LS15174LS151有有有有 3 3 3 3个地址变量个地址变量个地址变量个地址变量 1 2 解题思路解题思路求求D Di i 3 公式法公式法 3 将将将将Y Y Y Y写成最小项之和的形式写成最小项之和的形式写成最小项之和的形式写成最小项之和的形式：将与将与将与将与74LS15174LS15174LS15174LS151的输出表达式比较得：的输出表达式比较得：的输出表达式比较得：的输出表达式比较得：画连线图画连线图 4 4 （2 2 2 2）数据分配器）数据分配器）数据分配器）数据分配器 数据分配是数据选择的数据分配是数据选择的数据分配是数据选择的数据分配是数据选择的逆过程逆过程逆过程逆过