第四章组合逻辑电路.ppt

第四章第四章第四章第四章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路内容提要内容提要内容提要内容提要 本章重点介绍组合逻辑电路的特点、分析与设计。在此基础上，介绍常本章重点介绍组合逻辑电路的特点、分析与设计。在此基础上，介绍常用的集成组合逻辑电路。最后介绍组合逻辑电路上存在竞争冒险现象，产用的集成组合逻辑电路。最后介绍组合逻辑电路上存在竞争冒险现象，产生的原因及消除的方法。生的原因及消除的方法。在这一章中，应能在给定电路的情况下，分析其逻辑功能；也可在给定在这一章中，应能在给定电路的情况下，分析其逻辑功能；也可在给定逻辑要求的情况下，用逻辑电路实现。另外对于集成组合逻辑电路，如编码逻辑要求的情况下，用逻辑电路实现。另外对于集成组合逻辑电路，如编码器、译码器、数据选择器等，应了解其电路的逻辑功能、输出输入的逻辑关器、译码器、数据选择器等，应了解其电路的逻辑功能、输出输入的逻辑关系、利用它们实现逻辑功能。系、利用它们实现逻辑功能。重点是译码器和数据选择器。重点是译码器和数据选择器。组合逻辑电路：任意时刻的输出仅仅取决于该时刻的输入，与电路原来的组合逻辑电路：任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。状态无关。本章主要内容本章主要内容本章主要内容本章主要内容4.1 概述概述 4.2 组合逻辑电路的分析和设计组合逻辑电路的分析和设计 4.3 若干常用的组合逻辑电路若干常用的组合逻辑电路 4.4 组合逻辑电路中的竞争冒险现象组合逻辑电路中的竞争冒险现象4.1 概述概述 1.1.组合逻辑电路的特点组合逻辑电路的特点 任意时刻的输出仅仅取决于该时的输入，与电路原来的状态无关。任意时刻的输出仅仅取决于该时的输入，与电路原来的状态无关。例如对于图例如对于图4.1.1所示电路所示电路其输出端的逻辑式为其输出端的逻辑式为输出和输入的真值表如表输出和输入的真值表如表4.1所示所示 此电路为半加器，当输入端此电路为半加器，当输入端的值一定时，输出的取值也随之的值一定时，输出的取值也随之确定，与电路的过去状态无关，确定，与电路的过去状态无关，无存储单元，属于组合逻辑电路。无存储单元，属于组合逻辑电路。A BY2000001101011表表4.1Y10110AB图图4.1.1 组合逻辑电路组合逻辑电路Y1Y22.逻辑功能的描述逻辑功能的描述 逻辑功能的描述可以用逻辑函数、逻辑图及真值表来实现。由于逻辑图逻辑功能的描述可以用逻辑函数、逻辑图及真值表来实现。由于逻辑图不够直观，一般需要将其转换成逻辑函数或真值表的形式。不够直观，一般需要将其转换成逻辑函数或真值表的形式。对于任何一个多输入、多输出的组合逻辑电路来讲，都可以用对于任何一个多输入、多输出的组合逻辑电路来讲，都可以用4.1.2所示框所示框图来表示。图来表示。其中：其中：a1、a2 an表示输入变量，表示输入变量，y1、y2 ym表示输出变量表示输出变量，其输出输入的逻辑关系可表述为其输出输入的逻辑关系可表述为 在电路结构上信号的流向是单向性的，没有从输出端到输入端的反在电路结构上信号的流向是单向性的，没有从输出端到输入端的反馈。电路的基本组成单元是逻辑门电路，不含记忆元件。但由于门电路馈。电路的基本组成单元是逻辑门电路，不含记忆元件。但由于门电路有延时，故组合逻辑电路也有延迟时间。有延时，故组合逻辑电路也有延迟时间。4.2.1 4.2.1 组合逻辑电路的分析方法组合逻辑电路的分析方法组合逻辑电路的分析方法组合逻辑电路的分析方法4.2 4.2 组合逻辑电路的分析方法和设计方法组合逻辑电路的分析方法和设计方法组合逻辑电路的分析方法和设计方法组合逻辑电路的分析方法和设计方法 组合逻辑电路分析就是给定某逻辑电路，分析其逻辑功能。组合逻辑电路分析就是给定某逻辑电路，分析其逻辑功能。分析的步骤为分析的步骤为a.由所给电路写出逻辑函数式；由所给电路写出逻辑函数式；b.将所得的逻辑式进行化简；将所得的逻辑式进行化简；d.由真值表分析电路的逻辑功能，即是做什么用的。由真值表分析电路的逻辑功能，即是做什么用的。c.写出逻辑真值表；写出逻辑真值表；例例4.2.1 分析图分析图 4.2.1所示逻辑电路的逻辑功能。所示逻辑电路的逻辑功能。解：解：a.由图可得由图可得b.化简：化简：其卡诺图为其卡诺图为化简后化简后c.由逻辑表达式写出真值表如表由逻辑表达式写出真值表如表4.2.1所示所示表表4.2.1d.由真值表可知此电路为非一致电路，即输由真值表可知此电路为非一致电路，即输入入A、B、C取值不一样时输出为取值不一样时输出为1,否则为否则为0。ABC000000011111111111例例4.2.2 分析图分析图4.2.2所示电路的逻辑功能所示电路的逻辑功能解：由解：由4.2.2图可得图可得其真值表为其真值表为其逻辑功能为半加器。其逻辑功能为半加器。练习：如图练习：如图4.2.3所示电路，分析其逻辑功能。所示电路，分析其逻辑功能。解：输出端的逻辑式为解：输出端的逻辑式为输出输入真值表为输出输入真值表为由真值表可知，为全加器由真值表可知，为全加器图图4.2.3练习中的逻辑电路练习中的逻辑电路ABS0000001111110000000CI111111111CO000001111001CI为低位的进位，为低位的进位，S为和，为和，CO为向高位的进位为向高位的进位异或异或4.2.2 组合逻辑电路的设计方法组合逻辑电路的设计方法 组合逻辑电路的设计就是根据给出的实际逻辑问题，求出实现这一逻辑组合逻辑电路的设计就是根据给出的实际逻辑问题，求出实现这一逻辑功能的功能的最简单最简单逻辑电路。逻辑电路。所谓的最简就是指实现的电路所用的器件数最少、器件的种类最少、器所谓的最简就是指实现的电路所用的器件数最少、器件的种类最少、器件之间的连线也最少。件之间的连线也最少。其步骤为其步骤为一、一、进行逻辑抽象进行逻辑抽象1.分析事件的逻辑因果关系，确定输入变量和输出变量；分析事件的逻辑因果关系，确定输入变量和输出变量；2.定义逻辑状态的含义，即逻辑状态的赋值；定义逻辑状态的含义，即逻辑状态的赋值；3.根据给定的逻辑因果关系列出逻辑真值表。根据给定的逻辑因果关系列出逻辑真值表。逻辑抽象的其步骤逻辑抽象的其步骤二二、写出逻辑函数式、写出逻辑函数式根据对电路的具体要求和实际器件的资源情况而定。根据对电路的具体要求和实际器件的资源情况而定。由得到的真值表写出输出变量的逻辑函数式。由得到的真值表写出输出变量的逻辑函数式。三、三、选定器件的类型选定器件的类型如与非与非式，或非或非式等。如与非与非式，或非或非式等。五五、根据化简或变换后的逻辑函数式，画出逻辑电路的连接图。、根据化简或变换后的逻辑函数式，画出逻辑电路的连接图。四四、将逻辑函数化简或变换成适当地形式、将逻辑函数化简或变换成适当地形式组合逻辑电路的设计步骤为组合逻辑电路的设计步骤为1、列出逻辑真值表。列出逻辑真值表。3、写出逻辑函数式、写出逻辑函数式4、画出逻辑电路的电路图。、画出逻辑电路的电路图。2、画画出出卡诺图卡诺图组合逻辑电路的设计过程也可用图组合逻辑电路的设计过程也可用图4.2.4的框图来表示的框图来表示逻辑逻辑问题问题逻逻辑辑真值表真值表逻辑逻辑函数式函数式选定选定器器件类型件类型将函数将函数式化简式化简用门电路用门电路(SSI)将函数将函数式变换式变换逻辑逻辑电路图电路图逻辑逻辑电路图电路图图图4.2.2 4.2.2 组合逻辑设计过程的框图组合逻辑设计过程的框图用用MSI组合组合电路或电路或PLDMSI中规模集成电路中规模集成电路PLD可编程逻辑器件可编程逻辑器件SSI小规模集成电路小规模集成电路例例4.2.1设两个一位二进制数设两个一位二进制数A和和B，试设计判别器，若，试设计判别器，若AB,则输出则输出Y为为1，否，否则输出则输出Y为为0.解：解：1.列出真值表列出真值表2.写出逻辑式写出逻辑式3.画出逻辑电路图，如图画出逻辑电路图，如图3.2.5所示所示ABY图图4.2.3实现例实现例4.2.14.2.1的电路的电路例例4.2.2 设计一个监测信号灯工作状态的逻辑电路。每一组信号灯由红、设计一个监测信号灯工作状态的逻辑电路。每一组信号灯由红、黄、绿三盏灯组成，共有三种正常工作状态：分别为红、绿、黄灯亮；其黄、绿三盏灯组成，共有三种正常工作状态：分别为红、绿、黄灯亮；其它五种亮灯状态为故障，发出故障信号。它五种亮灯状态为故障，发出故障信号。R A GR A GR A G正常工作状态正常工作状态R A GR A GR A GR A G故障状态故障状态R A G解：解：取取红红、黄黄、绿绿三三盏盏灯灯的的状状态态为为输输入入变变量量，分分别别用用R、A、G表表示示，亮亮时时为为1，不不亮亮时时为为0。取取故故障障信信号号为为输输出出变变量量，以以Y表表示示，正正常常工工作作下下Y为为0，发生故障时为，发生故障时为1。3.写出逻辑函数式写出逻辑函数式逻辑真值表逻辑真值表RAGY00010010010001111000101111011111R RAGAG00000101111110100 01 1表表4.2.2 Y的卡诺图的卡诺图11111化简化简1.列出真值表列出真值表2.画画出出卡诺图卡诺图4.画出逻辑图画出逻辑图用与非门画出逻辑图用与非门画出逻辑图练习练习1.试设计一逻辑电路供三人表决使用。每人有一电键，如果他赞成，试设计一逻辑电路供三人表决使用。每人有一电键，如果他赞成，就按电键，表示为就按电键，表示为1;如果不赞成，不按电键，表示如果不赞成，不按电键，表示0。表决结果用指表决结果用指示灯表示。若多数赞成，则指示灯亮，输出为示灯表示。若多数赞成，则指示灯亮，输出为1,否则不亮为否则不亮为0。2.某同学参加四门课程考试，规定某同学参加四门课程考试，规定(1)课程课程A及格得及格得1分，不及格为分，不及格为0分；分；(2)课程课程B及格得及格得2分，不及格为分，不及格为0分；（分；（3)课程课程C及格得及格得4分，不及格为分，不及格为0分；（分；（4)课程课程D及格为及格为5分，不及格为分，不及格为0分。若总得分大于分。若总得分大于8分（含分（含8分）分），则可结业。试用与非门实现上述逻辑要求。，则可结业。试用与非门实现上述逻辑要求。求：求：（1）列出此逻辑问题的真值表；）列出此逻辑问题的真值表；（2）写出逻辑函数表达式；）写出逻辑函数表达式；（3）用组合逻辑电路（与非门）实现。）用组合逻辑电路（与非门）实现。3、设计四变量的表决电路，当输入变量、设计四变量的表决电路，当输入变量A，B，C，D中有中有3个或个或3个个以上为以上为1时，输出为时，输出为1，输入为其它状态时输出为，输入为其它状态时输出为0。求：。求：（1）列出此逻辑问题的真值表；）列出此逻辑问题的真值表；（2）写出逻辑函数表达式；）写出逻辑函数表达式；（3）用组合逻辑电路（与非门）实现。）用组合逻辑电路（与非门）实现。4、设计一个举重裁判表决器。设举重比赛有三个裁判，一名主裁、设计一个举重裁判表决器。设举重比赛有三个裁判，一名主裁判判A和两名副裁判和两名副裁判B、C，每个裁判面前有一个按钮。杠铃完全举上，每个裁判面前有一个按钮。杠铃完全举上的表决由每一裁判按一下自己面前的按钮来确定。只有当两个以上的表决由每一裁判按一下自己面前的按钮来确定。只有当两个以上裁判（其中必须有主裁判）判明成功时，运动场响电铃，表示举重裁判（其中必须有主裁判）判明成功时，运动场响电铃，表示举重成功，其他情况电铃不响，表示举重失败。求：成功，其他情况电铃不响，表示举重失败。求：（1）列出此逻辑问题的真值表；）列出此逻辑问题的真值表；（2）写出逻辑函数表达式；）写出逻辑函数表达式；（3）用组合逻辑电路（与非门）实现。）用组合逻辑电路（与非门）实现。5、设计一多数表决电路，要求、设计一多数表决电路，要求A、B、C三人中只要有两人以上三人中只要有两人以上（包括两人）同意，则决议就能通过，但（包括两人）同意，则决议就能通过，但A还有决定权，即只要还有决定权，即只要A同同意，即使其他人不同意也能通过。假设同意用高电平意，即使其他人不同意也能通过。假设同意用高电平“1”表示，不表示，不同意用低电平同意用低电平“0”表示；通过用高电平表示；通过用高电平“1”表示，不通过用低电表示，不通过用低电平平“0”表示，输出结果用变量表示，输出结果用变量F表示。试求：表示。试求：（1）列出真值表并写出输出的逻辑函数表达式；）列出真值表并写出输出的逻辑函数表达式；（2）化简输出逻辑函数，用与非门实现设计并画出电路图。）化简输出逻辑函数，用与非门实现设计并画出电路图。例例1：设计三人表决电路（设计三人表决电路（A、B、C）。每人一个按键，如果同意则按下，）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。亮。真值表真值表解：设三个按键解：设三个按键A、B、C按下时为按下时为“1”，不按时为，不按时为“0”。输出是。输出是F，多数赞成时，多数赞成时是是“1”，否则是，否则是“0”。1.列出真值表列出真值表2.画出卡诺图，并用卡诺图化简：画出卡诺图，并用卡诺图化简：ABC0001111001ABACBC3.写出逻辑表达式写出逻辑表达式 4.画出逻辑图。画出逻辑图。(1)若用与或门实现若用与或门实现(2)若用与非门实现若用与非门实现例例2、在举重比赛中，有俩名副裁判，一名主裁判。当两名以上裁判（必、在举重比赛中，有俩名副裁判，一名主裁判。当两名以上裁判（必须包括主裁判在内）认为运动员上举杠铃合格，按动电钮，裁决合格信号须包括主裁判在内）认为运动员上举杠铃合格，按动电钮，裁决合格信号灯亮，试用与非门设计该电路。灯亮，试用与非门设计该电路。解：设主裁判为变量解：设主裁判为变量A，副裁判分别为，副裁判分别为B和和C；按电钮为；按电钮为1，不按为，不按为0。表示。表示成功与否的灯为成功与否的灯为Y，合格为，合格为1，否则为，否则为0。1.根据逻辑要求列出真值表。根据逻辑要求列出真值表。真值表真值表A B C Y 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 2.画出卡诺图，并用卡诺图化简：画出卡诺图，并用卡诺图化简：ABC0001111001ABAC3.写出逻辑表达式写出逻辑表达式 4.画出逻辑电路图：画出逻辑电路图：例例3.某同学参加三门课程考试，规定某同学参加三门课程考试，规定(1)课程课程A及格得及格得1分，不及格为分，不及格为0分；分；(2)课程课程B及格得及格得2分，不及格为分，不及格为0分；（分；（3)课程课程C及格得及格得4分，不及格为分，不及格为0分。分。若总得分大于若总得分大于5分（含分（含5分），则可结业。试用与非门实现上述逻辑要求。分），则可结业。试用与非门实现上述逻辑要求。1.根据逻辑要求列出真值表。根据逻辑要求列出真值表。真值表真值表A B C Y 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 0 1 1 1 1 2.画出卡诺图，并用卡诺图化简：画出卡诺图，并用卡诺图化简：ABC0001111001BCAC3.写出逻辑表达式写出逻辑表达式 解：解：4.画出逻辑电路图：画出逻辑电路图：*例例3.3：设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。解：设楼上开关为A，楼下开关为B，灯泡为Y。并设A、B闭合时为1，断开时为0；灯亮时Y为1，灯灭时Y为0。（1）根据逻辑要求列出真值表。(2)由真值表写逻辑表达式：（3）变换：用与非门实现 图（a）用异或门实现 图(b)图（a）图（b）4.3 4.3 若干常用的组合逻辑电路若干常用的组合逻辑电路若干常用的组合逻辑电路若干常用的组合逻辑电路4.3.1 4.3.1 编码器编码器编码器编码器编码编码：为了区分一系列不同的事物，将其中的每个事物用二值代码表示。：为了区分一系列不同的事物，将其中的每个事物用二值代码表示。编码器：编码器：由于在二值逻辑电路中，信号是以高低电平给出的，故编码器就由于在二值逻辑电路中，信号是以高低电平给出的，故编码器就是把输入的每一个高低电平信号变成一个对应的二进制代码。是把输入的每一个高低电平信号变成一个对应的二进制代码。编码器分为普通编码器和优先权编码器。根据进制可分为编码器分为普通编码器和优先权编码器。根据进制可分为二进制编码器和二十进制编码器二进制编码器和二十进制编码器I0I7为信号输入端，高电平有效；为信号输入端，高电平有效；Y2Y1Y0为三位二进制代码输出端，为三位二进制代码输出端，由于输入端为由于输入端为8个，输出端为个，输出端为3个，个，故也叫做故也叫做8线线3线编码器线编码器一、一、普通编码器普通编码器 如如3位二进制普通编码器，也称为位二进制普通编码器，也称为8线线3线编码器，其框图如图线编码器，其框图如图4.3.1所示所示I0I1I2I3I4I5I6I7Y0Y1Y28线线3线线编编码码器器图图4.3.1 3 3位二进制编码器的框图位二进制编码器的框图其输出输入的真值表为其输出输入的真值表为由真值表得到其输出端逻辑由真值表得到其输出端逻辑式为式为特点：任何时刻只允许输入一个编码信号特点：任何时刻只允许输入一个编码信号其逻辑电路如图其逻辑电路如图4.3.2所示所示图图4.3.2 3位二进制编码器（位二进制编码器（8线线3线编码器）线编码器）二二、优先编码器、优先编码器 普通编码器每次只能输入一个信号。而优先编码器可以同时输入几个信普通编码器每次只能输入一个信号。而优先编码器可以同时输入几个信号，但在设计时已经将各输入信号的优先顺序排好。当几个信号同时输入时，号，但在设计时已经将各输入信号的优先顺序排好。当几个信号同时输入时，只对其中优先权最高的一个信号进行编码。只对其中优先权最高的一个信号进行编码。下面以下面以8线线3线优先编码器线优先编码器74HC148为例，其逻辑符号如图为例，其逻辑符号如图4.3.3所示，所示，内部电路如书内部电路如书P170图图4.3.3.所示。所示。图图4.3.3 由由P170图图4.3.3可知，如果不考虑输出扩展端，可知，如果不考虑输出扩展端，8线线-3线优先编码器线优先编码器（设（设I7优先权最高，优先权最高，I0优先权最低）其输出端的逻辑式为优先权最低）其输出端的逻辑式为 其中其中S为选通输入端，当为选通输入端，当S0时，时，S 1时所有输出端均被锁定在时所有输出端均被锁定在高电平，即高电平，即 Y 2 Y 011。当。当S1时，时，S 0，编码器正常工作。，编码器正常工作。表示低电平有效表示低电平有效 由由P170图图4.3.3可知，不考虑扩展端，可知，不考虑扩展端，8线线-3线优先编码器（设线优先编码器（设I7优先权优先权最高，最高，I0优先权最低）其真值表如表所示优先权最低）其真值表如表所示输输 入入输输 出出I0I1I2I3I4I5I6I7Y2Y1Y0XXXXXXX1111XXXXXX10110XXXXX100101XXXX1000100XXX10000011XX100000010X100000000110000000000 为了扩展电路的功能和使用的灵活性，在为了扩展电路的功能和使用的灵活性，在8线线3线优先编码器线优先编码器74HC148中附加了选通输出端中附加了选通输出端Y S和扩展端和扩展端Y EX，且由，且由P170图图4.3.3可知可知为为0时，电路工时，电路工作无编码输入作无编码输入为为0时，电路工作有时，电路工作有编码输入编码输入图图4.3.3其中其中:S为选通输入端。为选通输入端。Y S为选通输出端为选通输出端 Y EX为为扩展端扩展端74HC148的真值表如下表的真值表如下表不可能出不可能出现现00工作，且工作，且有输入有输入01工作，但工作，但无输入无输入10不工作不工作11状态状态其中其中:S 为选通输入端。为选通输入端。Y S为选通输出端为选通输出端 Y EX为为扩展端扩展端说明：说明：例例3.3.1试用两片试用两片74HC148接成接成16线线4线优先编码器，将线优先编码器，将A 0 A 1516个低电平输入信号编为个低电平输入信号编为00001111 16个个4位二进制代码，其中位二进制代码，其中A 15的优先权最高，的优先权最高，A 0的优先权最低的优先权最低解：解：a.要求要求16个输入端，正好每个个输入端，正好每个74LS148有有8个输入端，两片正好个输入端，两片正好16个输入端个输入端,满足输入端的要求；满足输入端的要求；（1）（2）b.根据优先权的要求，若第一片的优先级比根据优先权的要求，若第一片的优先级比第二片高，则第一片的输入为第二片高，则第一片的输入为A 15 A 8，第二片的输入为第二片的输入为A 7 A 0。不可能出不可能出现现00工作，且工作，且有输入有输入01工作，但工作，但无输入无输入10不工作不工作11状态状态由表中可知可将第一片的由表中可知可将第一片的Y S接到第二片的接到第二片的S 上上（1）（2）A 15A 8A 7A 0 当第一片工作，即有输入信号时，第二片当第一片工作，即有输入信号时，第二片禁止工作，也就是使得第二片的禁止工作，也就是使得第二片的S 1。工作有编码输工作有编码输入入电路不工作电路不工作1c.由于由于74HC148输出端只有输出端只有3个，要想根据要求输出个，要想根据要求输出为为4线，必须借用第一片的扩展端线，必须借用第一片的扩展端Y EX。由于。由于有输入有输入时，时，Y EX0，无输入时，无输入时Y EX1，故加反相器可作，故加反相器可作输出四位二进制数码的最高位。输出四位二进制数码的最高位。d.由于由于74HC148禁止工作或允许工作而无输入信号时，禁止工作或允许工作而无输入信号时，输出端的状态为输出端的状态为111,故输出四位二进制代码的低三位故输出四位二进制代码的低三位可由两片输出端与非构成。可由两片输出端与非构成。不可能出不可能出现现00工作，且工作，且有输入有输入01工作，但工作，但无输入无输入10不工作不工作11状态状态（1）（2）A 15A 8A 7A 0其逻辑接线图如图其逻辑接线图如图4.3.4所示。所示。优先级优先级n第一片为高优先权第一片为高优先权n只有只有(1)无编码输入时，无编码输入时，(2)才允许工作才允许工作n第第(1)片片Y EX0时表示对时表示对A 15 A 8 的的编码编码n低低3位输出应是两片的输出的位输出应是两片的输出的“与非与非”三、三、二十进制优先编码器二十进制优先编码器74LS147 即将十个信号编成即将十个信号编成10个个BCD代码。其内部逻辑图见书代码。其内部逻辑图见书P173图图4.3.5所示。所示。其逻辑符号如图其逻辑符号如图4.3.5所示所示其中：其中：I 9 I 0为为10个输入信号，个输入信号，I 9的优先权最高，的优先权最高，I 0的优先权最低；的优先权最低；Y 3 Y 0为四位二进制为四位二进制BCD码的输出端。码的输出端。其功能表为其功能表为注：注：1.当当I 0有输入信号，有输入信号，其他输出为高电平，输出其他输出为高电平，输出Y 3 Y 2 Y 1 Y 01111；2.输出代码为对应二进制输出代码为对应二进制BCD码的反码，如码的反码，如I 60时，输出时，输出为为Y 3 Y 2 Y 1 Y 01001，为，为0110的反码的反码4.3.2 4.3.2 译码器译码器译码器译码器 译码器就是将每个输入的二进制代码译成对应的输出高、低电平信号。译码器就是将每个输入的二进制代码译成对应的输出高、低电平信号。译码是编码逆过程。常用的译码器分为二进制译码器、二十进制译码器和译码是编码逆过程。常用的译码器分为二进制译码器、二十进制译码器和显示译码器。显示译码器。一、二进制译码器一、二进制译码器 即将即将N位二进制代码译成位二进制代码译成2N个个高低电平信号，称为高低电平信号，称为N线线 2N线译线译码器。码器。图图4.3.6为为3线线8线译码器的框图。其中：线译码器的框图。其中：A2A0二进制代码输入端；二进制代码输入端；Y7Y0信号输出端。信号输出端。图图4.3.6 3线线8线译码器的框图线译码器的框图 如如N3,则可译则可译2N8个高低电个高低电平信号，称为平信号，称为3线线8线译码器。线译码器。其真值表如表其真值表如表输输 入入输输 出出A2A1A0Y7Y6Y5Y4Y3Y2Y1Y00000000000100100000010010000001000110000100010000010000101001000001100100000011110000000各输出端逻辑式为各输出端逻辑式为称为最小项译码器称为最小项译码器 上述最小项上述最小项3线线8线译线译码器由二极管与门阵列构成码器由二极管与门阵列构成的电路如图的电路如图4.3.7所示所示 设设Vcc5V，输入信号的，输入信号的高低电平为高低电平为3V和和0V，二极管，二极管导通压降为导通压降为0.7V1.二极管与门阵列构成的二极管与门阵列构成的3位二进制译码器位二进制译码器图图4.3.7二极管与门阵列构成的二极管与门阵列构成的3线线8线译码器线译码器 当当A2A1A0=010时，则只时，则只有有Y21注：二极管构成的译码器优注：二极管构成的译码器优点是电路比较简单。缺点是点是电路比较简单。缺点是电路的输入电阻低输出电阻电路的输入电阻低输出电阻高。另外存在输出电平移动高。另外存在输出电平移动问题。通常用在中大规模的问题。通常用在中大规模的集成电路中。集成电路中。001113V导通导通012.中规模集成译码器中规模集成译码器74HC13874HC138是由是由CMOS门构成的门构成的3线线8线译码器，其逻辑图如图线译码器，其逻辑图如图4.3.8所示所示图图4.3.8附加附加控制端控制端输出端低输出端低电平有效电平有效输入端输入端输出端的逻辑式可以写成输出端的逻辑式可以写成图图4.3.9为为74HC138的逻辑符号的逻辑符号图图4.3.9 74HC138的逻辑符号的逻辑符号11111110111111110111011111101011011111011101011110111001011101111110011011111010010111111100011111111000011111111XXX1X1111111XXXX0A0A1A2S1输输 出出输输 入入其逻辑功能表为其逻辑功能表为a.当当 附加控制端附加控制端S10或或S 2 S 31时，译码器被禁止工作，输出端时，译码器被禁止工作，输出端状态全部为高电平。状态全部为高电平。b.当当S11，S 2 S 30时，译码器处于工作状态时，译码器处于工作状态11111110111111110111011111101011011111011101011110111001011101111110011011111010010111111100011111111000011111111XXX1X1111111XXXX0A0A1A2S1输输 出出输输 入入c.当译码器工作时当译码器工作时(S11，S 2 S 30)，输出端的逻辑式为，输出端的逻辑式为或写成或写成 负逻辑式为负逻辑式为正逻辑式为正逻辑式为 由上面分析可知，输出端的逻辑式是以输入的三个变量最由上面分析可知，输出端的逻辑式是以输入的三个变量最小项取反的形式，故这种译码器也叫最小项译码器。小项取反的形式，故这种译码器也叫最小项译码器。图图4.3.9 74HC138的逻辑符号的逻辑符号d.此译码器也是一个数据分配器。此译码器也是一个数据分配器。当当S 2=S 30时，时，数据由数据由S1端输入，具体从哪端输出要由端输入，具体从哪端输出要由地址地址A2A1A0来定。故来定。故S1称为称为数据数据输入端，输入端，A2A1A0称为地址输入称为地址输入端。端。S1送来的送来的数据只能通过数据只能通过A2A1A0所指定的一根输出线送出去。所指定的一根输出线送出去。如当如当A2A1A0=101时，除了时，除了Y 5以外，以外，其它输出端全是高电平，其它输出端全是高电平，因此因此S1的的数据以反码的形式数据以反码的形式输输出。而不会被送到其它任何一出。而不会被送到其它任何一个输出端上。个输出端上。0 01 0 10110例例4.3.2 试用两片试用两片3线线8线译码器线译码器74HC138组成组成4线线16线译码线译码器，将输入的器，将输入的4位二进制代码位二进制代码D3 D2 D1 D0译成译成16个独立的低电个独立的低电平信号平信号Z 0 Z 15解：由于解：由于74HC138为为3线线8线译码器，要构成线译码器，要构成4线线16线译码器，线译码器，需要需要4个输入地址线，故要除了个输入地址线，故要除了74HC138的的3个输入端外，还要个输入端外，还要利用附加控制端，根据利用附加控制端，根据74HC138功能表功能表,利用利用S1和和S 2及及S 3实现的电路如图实现的电路如图4.3.10所示所示图图4.3.10D3=0（1）片工作，）片工作，（2）片不工作）片不工作D3=1（1）片不工）片不工作，（作，（2）片工作）片工作习题习题4.12 试画出用试画出用3线线8线译码器线译码器74HC138和门电路产生如和门电路产生如下多输出逻辑函数的逻辑图。下多输出逻辑函数的逻辑图。解：将输入变量解：将输入变量A、B、C分别接至分别接至74HC138的输入端的输入端A2、A1、A0，在它的输出端，在它的输出端Y0 、Y7 便给出了全部便给出了全部8个最小项的反相个最小项的反相输出输出m0、m7 。把给定的函数把给定的函数Y1、Y2、Y3化为化为m0 、m7 的表达式，则得到的表达式，则得到画出逻辑电路图画出逻辑电路图74 HC 138的功能表的功能表S11X10X110(注注：为输入端组合的最小项为输入端组合的最小项）32SS+iYimim 二十进制译码器就是将二十进制译码器就是将10个个BCD代码译成代码译成10个高低电平的输出个高低电平的输出信号，信号，BCD码以外的伪码（码以外的伪码（10101111），输出均无低电平信号产生。），输出均无低电平信号产生。74HC42即为二十进制的译即为二十进制的译码器，其内部逻辑图如图码器，其内部逻辑图如图4.3.11所示，所示，二二 、二十进制译码器、二十进制译码器图图4.3.11其输出端逻辑式为其输出端逻辑式为三三、显示译码器、显示译码器1.七段字符显示器七段字符显示器 即用七段字符显示即用七段字符显示09个十进制数码，常用的七个十进制数码，常用的七段字符显示器有半导体数码管和液晶显示器两种。段字符显示器有半导体数码管和液晶显示器两种。a.半导体数码管（半导体数码管（LED七段显示器七段显示器)：图图4.3.12为半导体数码管为半导体数码管BS201A（共阴极）的外形示意（共阴极）的外形示意图及内部等效电路图及内部等效电路图图4.3.121注：注：(1)半导体数码管每段都是一个发光二极管（半导体数码管每段都是一个发光二极管（LED），材料），材料不同，不同，LED发出光线的波长不同，其发光的颜色也不一样。发出光线的波长不同，其发光的颜色也不一样。(2)半导体数码管分共阴极和共阳极两类，半导体数码管分共阴极和共阳极两类，BS201A属于共阴属于共阴极类型，因为从内部电路上看，其各发光二极管的阴极是接在极类型，因为从内部电路上看，其各发光二极管的阴极是接在一起的。当外加高电平时，发光二极管亮，故高电平有效。一起的。当外加高电平时，发光二极管亮，故高电平有效。BS211属于共阳极类型，而共阳极内部电路如图属于共阳极类型，而共阳极内部电路如图4.3.13所示，故所示，故低电平有效。低电平有效。aD.Pbcdefg公共阳极公共阳极图图4.3.13共阳极数码管的内部等效电路共阳极数码管的内部等效电路(3)半导体数码管的优点是工作电压低，体积小、寿命长、可半导体数码管的优点是工作电压低，体积小、寿命长、可靠性高、响应时间短、亮度高等。缺点为工作电流大（靠性高、响应时间短、亮度高等。缺点为工作电流大（10mA）。）。b.液晶显示器（液晶显示器（LCD显示器）：显示器）：液晶是一种既有液体的流动性又具有光学特性的有机化合液晶是一种既有液体的流动性又具有光学特性的有机化合物。它的透明度和呈现的颜色是受外加电场的影响，利用这一物。它的透明度和呈现的颜色是受外加电场的影响，利用这一点做成七段字符显示器。点做成七段字符显示器。七段液晶电极也排列成七段液晶电极也排列成8字形，当没有外加电场时，由于字形，当没有外加电场时，由于液晶分子整齐地排列，呈透明状态，射入的光线大部分被返液晶分子整齐地排列，呈透明状态，射入的光线大部分被返回，显示器呈白色；回，显示器呈白色；当有外加电场，并且选择不同的电极组合并加以电压，由当有外加电场，并且选择不同的电极组合并加以电压，由于液晶分子的整齐排列被破坏，呈浑浊状态，射入的光线大部于液晶分子的整齐排列被破坏，呈浑浊状态，射入的光线大部分被吸收，故呈暗灰色，可以显示出各种字符来。分被吸收，故呈暗灰色，可以显示出各种字符来。液晶显示器的最大优点是功耗极低，工作电压也低，但亮度液晶显示器的最大优点是功耗极低，工作电压也低，但亮度很差，另外它的响应速度较低。一般应用在小型仪器仪表中。很差，另外它的响应速度较低。一般应用在小型仪器仪表中。如共阴极数码管如共阴极数码管BS201A 当某段加高电平时，则点亮，加低电平时，熄灭。那么如果当某段加高电平时，则点亮，加低电平时，熄灭。那么如果显示某一数字如显示某一数字如“3”，则，则abcdg11111，f e00。2.BCD-七段显示译码器七段显示译码器 七段数码管需要驱动电路，使其点亮。驱动电路可以是七段数码管需要驱动电路，使其点亮。驱动电路可以是TTL电路或者电路或者CMOS电路，其作用是将电路，其作用是将BCD代码转换成数码管代码转换成数码管所需要的驱动信号，共阳极数码管需要低电平驱动；共阴极数所需要的驱动信号，共阳极数码管需要低电平驱动；共阴极数码管需要高电平驱动。码管需要高电平驱动。下表为下表为BCD七七段显示译码器的段显示译码器的真值表（驱动共真值表（驱动共阴极数码管）阴极数码管）111100001111400000001111151101001101113110001000111210011001101111011000010110110011110019111111100018000011111107111110001106110110110105110011000104100111111003101101101002000011010001011111100000字形字形YgYfYeYdYcYbYa A0A1A2A3数字数字输输 出出输输 入入从真值表画出从真值表画出Ya Yg的卡诺图，圈的卡诺图，圈“0”然后求反可得各输出端的逻辑然后求反可得各输出端的逻辑式式Ya Yg的卡诺图的卡诺图各输出端的逻辑式为各输出端的逻辑式为注：注：BCD七段显示译码器，不是最小项译码器，它是将七段显示译码器，不是最小项译码器，它是将4位位BCD码译成码译成7个代码，广义上也是译码器。个代码，广义上也是译码器。7448是就是按照上面是就是按照上面的逻辑式设计，并添的逻辑式设计，并添加一些附加控制端和加一些附加控制端和输出端，集成的输出端，集成的BCD七段显示译码器，七段显示译码器，可以驱动共阴极数码可以驱动共阴极数码管。其逻辑图如图管。其逻辑图如图4.3.16所示所示图图4.3.16其中：其中：A3A0:四位四位BCD码的输入端码的输入端YaYg：驱动数码管七段字符的：驱动数码管七段字符的7个输出端个