数字电路.ppt

数字电子技术数字电子技术数字电子技术数字电子技术第第第第1 1章章章章 数字电子技术基础数字电子技术基础数字电子技术基础数字电子技术基础要点：要点：二进制、二进制与十进制的相互转换 逻辑代数的公式与定理、逻辑函数化简 基本逻辑门电路的逻辑功能1.1 数字电路概述数字电路概述1.1.1 数字信号数字信号模拟信号：在时间上和数值上连续的信号。数字信号：在时间上和数值上不连续的（即离散的）信号。uu模拟信号波形数字信号波形tt1.1.2 数字电路的的特点数字电路的的特点 工作信号在时间上和数值上是离散的（不连续），反映在电路上就是低电平和高电平两种状态（即0和1两个逻辑值）。1.2 数制与编码数制与编码1.2.1 1.2.1 数制数制数制数制1.2.2 1.2.2 数制转换数制转换数制转换数制转换1.2.3 1.2.3 编码编码编码编码数码为：09；基数是10。运算规律：逢十进一，即：9110。十进制数的权展开式：1、十进制、十进制103、102、101、100称为十进制的权。各数位的权是10的幂。同样的数码在不同的数位上代表的数值不同。任意一个十进制数都可以表示为各个数位上的数码与其对应的权的乘积之和，称权展开式。即：(5555)105103 510251015100又如：(209.04)10 2102 0101910001014 1021.2.1 数制数制2、二进制、二进制数码为：0、1；基数是2。运算规律：逢二进一，即：1110。二进制数的权展开式：如：(101.01)2 122 0211200211 22(5.25)10加法规则：0+0=0，0+1=1，1+0=1，1+1=10乘法规则：0.0=0，0.1=0，1.0=0，1.1=1运算运算规则规则各数位的权是的幂各数位的权是的幂与二进制数11011010相对应的十进制数为（）。A 106B 218C 232 B1.2.2 数制转换数制转换2、十进制数转换为二进制数、十进制数转换为二进制数采用的方法 比较扣除法 除2取余法 乘10加数法 1、二进制数转换为十进制数、二进制数转换为十进制数例：(101.01)2 122 0211200211 22(5.25)10 用一定位数的二进制数来表示十进制数码、字母、符号等信息称为编码。用以表示十进制数码、字母、符号等信息的一定位数的二进制数称为代码。1.2.3 编码编码 数字系统只能识别0和1，怎样才能表示更多的数码、符号、字母呢？用编码可以解决此问题。二-十进制代码：用4位二进制数b3b2b1b0来表示十进制数中的 0 9 十个数码。简称BCD码。用四位自然二进制码中的前十个码字来表示十进制数码，因各位的权值依次为8、4、2、1，故称8421 BCD码。若欲对160个符号进行二进制编码，则至少需要（）位二进制。A 7B 8C 9 B1.3 1.3 逻辑代数基础逻辑代数基础1.3.1 1.3.1 逻辑代数的基本概念逻辑代数的基本概念逻辑代数的基本概念逻辑代数的基本概念1.3.2 1.3.2 逻辑代数的公式、定理和规则逻辑代数的公式、定理和规则逻辑代数的公式、定理和规则逻辑代数的公式、定理和规则1.3.3 1.3.3 逻辑函数的表达式逻辑函数的表达式逻辑函数的表达式逻辑函数的表达式逻辑代数是按一定的逻辑关系进行运算的代数，是分析和设计数字电路的数学工具。在逻辑代数，只有0 0和两种逻辑值，有与、或、非与、或、非与、或、非与、或、非三种基本逻辑运算，还有与或、与或、与或、与或、与非、异或与非、异或与非、异或与非、异或几种导出逻辑运算。逻辑代数中的变量称为逻辑变量，用大写字母表示。逻辑变量的取值只有两种，即逻辑0和逻辑1，0 和 1 称为逻辑常量，并不表示数量的大小，而是表示两种对立的逻辑状态。1.3.1 基本逻辑运算基本逻辑运算1 1、与逻辑（与运算）、与逻辑（与运算）与逻辑的定义：仅当决定事件（Y）发生的所有条件（A，B，C，）均满足时，事件（Y）才能发生。表达式为：开关A，B串联控制灯泡Y这种把所有可能的条件组合及其对应结果一一列出来的表格叫做真值表。实现与逻辑的电路称为与门。与门的逻辑符号：真真值值表表逻辑符号逻辑符号2 2、或逻辑（或运算）、或逻辑（或运算）或逻辑的定义：当决定事件（Y）发生的各种条件（A，B，C，)中，只要有一个或多个条件具备，事件（Y）就发生。表达式为：开关A，B并联控制灯泡Y实现或逻辑的电路称为或门。或门的逻辑符号：Y=A+B真值表真值表逻辑符号逻辑符号3 3、非逻辑（非运算）、非逻辑（非运算）非逻辑指的是逻辑的否定。当决定事件（Y）发生的条件（A）满足时，事件不发生；条件不满足，事件反而发生。表达式为：开关A控制灯泡Y实现非逻辑的电路称为非门。非门的逻辑符号：Y=A真真值值表表逻辑符号逻辑符号4 4、常用的逻辑运算、常用的逻辑运算（1）与非运算：逻辑表达式为：（2）或非运算：逻辑表达式为：（3）异或运算：逻辑表达式为：（4）与或非运算：逻辑表达式为：1.3.2 逻辑代数的公式、定理和规则逻辑代数的公式、定理和规则1 1、逻辑代数的公式和定理逻辑代数的公式和定理（1）常量之间的关系（2）基本公式分别令分别令A=0及及A=1代入这些代入这些公式，即可证公式，即可证明它们的正确明它们的正确性。性。（3）基本定理分别令分别令A=0及及A=1代入这些代入这些公式，即可证公式，即可证明它们的正确明它们的正确性。性。（4）常用公式下列逻辑运算中，全部正确的一组是（）。A A（A+B）=A，B+AB=BB A+B=AB，（AB）C=A（BC）C A+BC=AB+AC，A（B+C）=AB+AC A1.3.3 逻辑函数最简表达式逻辑函数最简表达式一个逻辑函数的最简表达式可以有与或表达式、或与表达式、与非-与非表达式、或非-或非表达式、与或非表达式5种表示形式。对逻辑函数进行化简时，通常都是以化简为与或表达式为目的原因：易于从真值表得出，只用一次摩根定律就可化成与非与非表达式，从而用与非门电路实现。任何逻辑函数表达式经简化后其最简式一定是唯一的。错对逻辑函数进行化简时，通常都是以化简为（）表达式为目的。A与或 B与非 C或非 A1 1、逻辑函数的最小项及其性质逻辑函数的最小项及其性质（1）最小项：如果一个函数的某个乘积项包含了函数的全部变量，其中每个变量都以原变量或反变量的形式出现，且仅出现一次，则这个乘积项称为该函数的一个标准积项，通常称为最小项。3个变量A、B、C可组成8个最小项：任何一个逻辑函数都可以表示成唯一的一组最小项之和，称为标准与或表达式，也称为最小项表达式如果列出了函数的真值表，则只要将函数值为1的那些最小项相加，便是函数的最小项表达式。m1ABCm5ABCm3ABCm1ABC将真值表中函数值为0的那些最小项相加，便可得到反函数的最小项表达式。任何一个逻辑函数的最小项表达式一定是唯一的。对1.6 1.6 门电路门电路1.6.1 TTL1.6.1 TTL集成门电路集成门电路集成门电路集成门电路1.6.2 CMOS1.6.2 CMOS集成门电路集成门电路集成门电路集成门电路基本和常用门电路有与门、或门、非门（反相器）、与非门、或非门、与或非门和异或门等。基本的逻辑电路是指（）电路。A与门 B或门 C非门 D组合门 ABC 1 1最最简简单单的的门门电电路路是是二二极极管管与与门门、或或门门和和三三极极管管非非门门。它它们们是集成逻辑门电路的基础是集成逻辑门电路的基础。2 2目目前前普普遍遍使使用用的的数数字字集集成成电电路路主主要要有有两两大大类类，一一类类由由NPNNPN型型三三极极管管组组成成，简简称称TTLTTL集集成成电电路路；另另一一类类由由MOSFETMOSFET构构成成，简简称称MOSMOS集成电路集成电路。3 3在工程实践中，有时需要将几个门的输出端并联使用，以在工程实践中，有时需要将几个门的输出端并联使用，以实现与逻辑，称为实现与逻辑，称为线与线与。普通的普通的TTL门电路不能进行线与。门电路不能进行线与。4 4MOSMOS集成电路常用的是两种结构集成电路常用的是两种结构。与。与TTLTTL门电路相比，它的门电路相比，它的优点是功耗低优点是功耗低，有极高的输入阻抗，有极高的输入阻抗，5 5、对对于于与与非非门门及及与与门门，多多余余输输入入端端应应接接高高电电平平，对对于于或或非非门门及或门，多余输入端应接及或门，多余输入端应接低电平低电平 TTL集成逻辑门电路内部是以（）为基本元件构成的。A二极管 B晶体管 C场效应晶体管 B四输入端的TTL与非门，实际使用时如只用两个输入端，则其余的两个输入端都应（）。A接高电平B接低电平 C悬空 A第章第章第章第章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路1 1 组合逻辑电路的分析组合逻辑电路的分析组合逻辑电路的分析组合逻辑电路的分析2 2 编码器编码器编码器编码器4 4 只读存储器只读存储器只读存储器只读存储器(ROM)(ROM)3 3 译码器译码器译码器译码器组合电路：输出仅由输入决定，与电路当前状组合电路：输出仅由输入决定，与电路当前状态无关；电路结构中无反馈环路（无记忆）态无关；电路结构中无反馈环路（无记忆）编码器编码器二进制编码器二进制编码器二进制编码器二进制编码器退出退出退出退出实现编码操作的电路称为编码器。二进制编码器二进制编码器例：例：3位二进制编码器位二进制编码器输输入入8个个互互斥斥的的信信号号输输出出3位位二二进进制制代代码码真真值值表表逻逻辑辑表表达达式式逻辑图逻辑图3译码器译码器3.1 3.1 二进制译码器二进制译码器二进制译码器二进制译码器3.2 3.2 二二二二-十进制译码器十进制译码器十进制译码器十进制译码器3.3 3.3 显示译码器显示译码器显示译码器显示译码器把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。3.1 二进制译码器二进制译码器设二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。例：例：3位二进制译码器位二进制译码器真值表真值表输入：输入：3位二进制代码位二进制代码输出：输出：8个互斥的信号个互斥的信号逻辑表达式逻辑表达式逻辑图逻辑图电路特点电路特点：与门组成的阵列：与门组成的阵列3.3 显示译码器显示译码器1、数码显示器、数码显示器用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器。b=c=f=g=1，a=d=e=0时时c=d=e=f=g=1，a=b=0时时共阴极共阴极即使采用十进制计数器，也需译码后才可送到驱动显示电路进行数码显示。对4只读存储器只读存储器（ROM）4.1 ROM4.1 ROM分类分类分类分类ROM的分类的分类掩膜ROM：不能改写。EPROM：光擦除。EEPROM：电擦除。存储器中可光擦除的程序存储器是（）。A PROMB EPROMC EEPROM B第第第第3 3章章章章 时序逻辑电路时序逻辑电路时序逻辑电路时序逻辑电路3.1 3.1 触发器触发器触发器触发器3.2 3.2 计数器计数器计数器计数器3.3 3.3 寄存器寄存器寄存器寄存器一、一、时序逻辑电路的结构及特点时序逻辑电路的结构及特点时时序序逻逻辑辑电电路路任任何何一一个个时时刻刻的的输输出出状状态态不不仅仅取决于当时的输入信号，还与电路的原状态有关取决于当时的输入信号，还与电路的原状态有关。时序电路的特点：时序电路的特点：（1 1）含有具有记忆元件（最常用的是触发器）。）含有具有记忆元件（最常用的是触发器）。（2 2）具有反馈通道。具有反馈通道。3.1 触发器触发器3.1.1 3.1.1 基本基本基本基本RSRS触发器触发器触发器触发器3.1.2 3.1.2 同步触发器同步触发器同步触发器同步触发器触发器是构成时序逻辑电路的基本逻辑部件。它有两个稳定的状态：0状态和1状态；在不同的输入情况下，它可以被置成0状态或1状态；当输入信号消失后，所置成的状态能够保持不变。所以，触发器可以记忆1位二值信号。根据逻辑功能的不同，触发器可以分为RS触发器、D触发器、JK触发器、计数器寄存器通常由门电路构成。错3.1.1 基本基本RS触发器触发器电电路路组组成成和和逻逻辑辑符符号号信号输入端，低电平有效。信号输入端，低电平有效。信号输出端，信号输出端，Q=0、Q=1的状态称的状态称0状态，状态，Q=1、Q=0的状态称的状态称1状态，状态，特性表（真值表）特性表（真值表）现态：触发器接收输入信号之前的状态，也就是触发器原来的稳定状态。次态：触发器接收输入信号之后所处的新的稳定状态。3.1.2 同步触发器同步触发器1 1、同步、同步RS触发器触发器RSCP0时，R=S=1，触发器保持原来状态不变。CP1时，工作情况与基本RS触发器相同。所谓上升沿触发，是指触发器输出状态的变化是发生在CP=1期间。错2 2、同步、同步JK触发器触发器特性表特性表JK=00时不变时不变JK=01时置时置0JK=10时置时置1JK=11时翻转时翻转CP=1期间有效期间有效3 3、同步、同步D触发器（触发器（D锁存器）锁存器）CP=1期间有效期间有效输出状态与D端相同JK触发器和D触发器构成题图24所示的电路，设初态Q1Q2=00，经CP上升沿作用，Q1Q2=10，再经CP上升沿作用，Q1Q2=11。错JK=00时不变时不变JK=01时置时置0JK=10时置时置1JK=11时翻转时翻转3.3 计数器计数器3.3.1 3.3.1 二进制计数器二进制计数器二进制计数器二进制计数器退出退出退出退出3.3.2 3.3.2 十进制计数器十进制计数器十进制计数器十进制计数器3.3.3 N3.3.3 N进制计数器进制计数器进制计数器进制计数器在数字电路中，能够记忆输入脉冲个数的电路称为计数器。计数器二进制计数器十进制计数器N进制计数器加法计数器同步计数器异步计数器减法计数器可逆计数器加法计数器减法计数器可逆计数器二进制计数器十进制计数器N进制计数器与异步计数器比较，同步计数器中产生的同步脉冲的电路应具有较大的负载能力。3位二进制同步加法计数器位二进制同步加法计数器选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示。状态图输出方程：时钟方程：1 1、二进制计数器、二进制计数器某计数器在计数过程中，当计数器从111状态变为000状态时产生进位信号，此计数器的计数长度是（）。A 6B 7C 8 C选用4个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2、FF3表示。2 2、十进制计数器、十进制计数器状态图输出方程：时钟方程：十进制同步十进制同步加法计数器加法计数器十进制加法计数器处于0000状态时，应向高位发进位信号。错若将一个频率为10kHz的矩形波，变换成一个1kHz的矩形波，应采用（）电路。A二进制计数器B译码器C十进制计数器 C二进制加法计数器（二进制加法计数器（4 4位）位）由由时时序序图图可可以以看看出出，Q0 0、Ql、Q2 2、Q3 3的的周周期期分分别别是是计计数数脉脉冲冲(CP)周周期期的的2 2倍倍、4 4倍倍、8 8倍倍、1616倍倍，因因而而计计数数器器也也可可作作为为分分频器。频器。十进制加法计数器十进制加法计数器3.4 寄存器寄存器3.4.1 3.4.1 基本寄存器基本寄存器基本寄存器基本寄存器3.4.2 3.4.2 移位寄存器移位寄存器移位寄存器移位寄存器在数字电路中，用来存放二进制数据或代码的电路称为寄存器。按照功能的不同，可将寄存器分为基本寄存器和移位寄存器两大类。基本寄存器只能并行送入数据，需要时也只能并行输出。移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据既可以并行输入、并行输出，也可以串行输入、串行输出，还可以并行输入、串行输出，串行输入、并行输出，十分灵活，用途也很广。3.基本寄存器基本寄存器1 1、基本寄存器、基本寄存器无论寄存器中原来的内容是什么，只要送数控制时钟脉冲CP上升沿到来，加在并行数据输入端的数据D0D3，就立即被送入进寄存器中，即有：3.4.2 移位寄存器移位寄存器1 1、单向移位寄存器、单向移位寄存器并行输出4位右移移位寄存器时钟方程：驱动方程：状态方程：2 2、双向移位寄存器、双向移位寄存器M=0时右移M=1时左移3.4.3 寄存器的应用寄存器的应用1 1、环形计数器、环形计数器结构特点结构特点结构特点结构特点即将FFn-1的输出Qn-1接到FF0的输入端D0。工工工工作作作作原原原原理理理理根据起始状态设置的不同，在输入计数脉冲CP的作用下，环形计数器的有效状态可以循环移位一个1，也可以循环移位一个0。即当连续输入CP脉冲时，环形计数器中各个触发器的Q端或端，将轮流地出现矩形脉冲。环形计数器实际上是一个自循环的移位寄存器。环形计数器实际上是一个自循环的移位寄存器。对第第第第4 4章章章章 脉冲信号的脉冲信号的脉冲信号的脉冲信号的产生与整形产生与整形产生与整形产生与整形学习要点：学习要点：555定时器的工作原理及逻辑功能由555定时器构成单稳、多谐、施密特触 发器的方法第第第第4 4章章章章 脉冲信号的脉冲信号的脉冲信号的脉冲信号的产生与整形产生与整形产生与整形产生与整形4.2 4.2 单稳态触发器单稳态触发器单稳态触发器单稳态触发器4.3 4.3 施密特触发器施密特触发器施密特触发器施密特触发器退出退出退出退出4.1 多谐振荡器多谐振荡器由由由由555555定时器构成的多谐振荡器定时器构成的多谐振荡器定时器构成的多谐振荡器定时器构成的多谐振荡器由由555定时器构成的多谐振荡器定时器构成的多谐振荡器接通VCC后，VCC经R1和R2对C充电。当uc上升到2VCC/3时，uo=0，T导通，C通过R2和T放电，uc下降。当uc下降到VCC/3时，uo又由0变为1，T截止，VCC又经R1和R2对C充电。如此重复上述过程，在输出端uo产生了连续的矩形脉冲。4.2 单稳态触发器单稳态触发器4.2.2 4.2.2 由由由由555555定时器构成的单稳态触发器定时器构成的单稳态触发器定时器构成的单稳态触发器定时器构成的单稳态触发器单稳态触发器在数字电路中一般用于定定定定时时时时（产生一定宽度的矩形波）、整整整整形形形形（把不规则的波形转换成宽度、幅度都相等的波形）以及延延延延时时时时（把输入信号延迟一定时间后输出）等。单稳态触发器具有下列特点：（1）电路有一个稳态和一个暂稳态。（2）在外来触发脉冲作用下，电路由稳态翻转到暂稳态。（3）暂稳态是一个不能长久保持的状态，经过一段时间后，电路会自动返回到稳态。暂稳态的持续时间与触发脉冲无关，仅决定于电路本身的参数。4.2.2 由由555定时器构成的单稳态触发器定时器构成的单稳态触发器要产生周期性脉冲信号可采用（）电路。A多谐振荡器B双稳态触发器 C单稳态触发器 A4.3 施密特触发器施密特触发器4.3.2 4.3.2 由由由由555555定时器构成的施密特触发器定时器构成的施密特触发器定时器构成的施密特触发器定时器构成的施密特触发器4.3.2 由由555定时器构成的施密特触发器定时器构成的施密特触发器施密特触发器是一种能够把输入波形整形成为适合于数字电路需要的矩形脉冲的电路。特点：电平触发，输入信号达到某一值时，输出电压会发生突变。输入电压增加和减少时电路有不同的阈值电压。下限阈值电压上限阈值电压回差电压（滞后电压）：UT UTUT施密特触发器能把缓慢变化的模拟电压转换成阶段变化的数字信号。对