第3章半导体存储器及其接口.pptx

中国水利水电出版社中国水利水电出版社 ISBN ISBN 978-7-5170-3719-4978-7-5170-3719-4王向慧王向慧王向慧王向慧 主编主编主编主编（第（第3 3章）章）微型计算机原理与接口技术（第二版）微型计算机原理与接口技术（第二版）第第3章章 半导体存储器及其接口半导体存储器及其接口3.1 存储器存储器概述概述3.2 随机存储器随机存储器RAM3.3 只读存储器只读存储器ROM3.4 半导体存储器半导体存储器接口接口3.5 存储存储体系结构体系结构习题与习题与思考思考第第3 3章章3.1 存储器概述3.1.1 存储器的分类存储器的分类3.1.2 存储器的主要性能指标存储器的主要性能指标3.1.3 内存储器的基本结构内存储器的基本结构3.1.4 半导体存储器半导体存储器退出下页上页帮助第第3 3章章3.1.1 存储器的分类存储器的分类1按在系统中的作用分类l内存储器又称主存储器，简称内存或主存，用来存放当前正在运行或将要使用的程序和数据。CPU可以通过指令直接访问内存。因受地址总线宽度的限制，内存容量远不及外存，且具易失性，但具有访问速度快的特点。l外存储器又称辅助存储器，简称外存或辅存，位于主机外部，属于外部设备，具有非易失性，容量大，但读写速度慢，CPU不直接对其访问。退出下页上页帮助第第3 3章章3.1.1 存储器的分类存储器的分类2按存储信息的可保存性分类l易失性存储器l非易失性存储器l半导体存储器l磁介质存储器l光盘存储器3按存储介质分类退出下页上页帮助第第3 3章章3.1.2 存储器存储器的主要性能指标的主要性能指标1.存储容量指存储器可以容纳的二进制信息总量。2.存取速度通常由存取时间来衡量，存取时间又称读写时间，指从CPU发出有效的存储器地址从而启动一次存储器读/写操作，到读出/写入数据完毕所经历的时间。8位二进制数为1个字节（Byte，简写为B），字节是存储容量的基本单位。1 KB1024 B210 B1 MB 1024 KB 220 B1 GB1024 MB 230 B1 TB1024 GB 240 B1 PB1024 TB250 B退出下页上页帮助第第3 3章章3.1.3 内内存储器的存储器的基本结构基本结构内存储器基本结构：存储体、地址寄存器、地址译码器、读写驱动器、数据寄存器、时序控制电路地址总线（n位）地址寄存器地址译码器存储体读写驱动器数据寄存器数据总线（m位）存储控制逻辑控制总线退出下页上页帮助第第3 3章章3.1.4 半导体半导体存储器存储器半导体存储器具有工艺简单、集成度高、成品率高、可靠性高、存取速度快、体积小、功耗低等特点；其存储电路所占的空间小，可以和译码电路以及缓冲寄存器制作在同一芯片中。所以现代微型计算机的内存储器普遍采用半导体存储器。半导体存储器的分类：半导体存储器随机存储器（RAM）只读存储器（ROM）静态随机存储器（SRAM）动态随机存储器（DRAM）掩膜只读存储器（ROM）可编程只读存储器（PROM）可擦除可编程只读存储器（EPROM）电可擦除可编程只读存储器（EEPROM）闪速存储器（Flash Memory）第第3 3章章3.2 随机存储器RAM3.2.1 静态静态RAM（SRAM）3.2.2 动态动态RAM（DRAM）退出下页上页帮助第第3 3章章3.2.1 静态静态RAM（SRAM）基本存储电路指存储一位二进制数的电路，又称单元电路。SRAM的基本存储电路T5T6T1T2T3T4VccBA（接地址译码线）位线DD位线字线由以上基本存储电路组成的SRAM芯片具有可靠性高、速度快、高稳定性、集成度低、功耗较大的特点。SRAM一般用作高速缓冲存储器Cache。退出下页上页帮助第第3 3章章利用多个基本存储电路排成行列矩阵构成存储体，加上地址译码电路、读写控制电路、I/O电路，可以构成SRAM。3.2.1 静态静态RAM（SRAM）2SRAM的结构4行4列基本存储电路构成的161位SRAM的结构：退出下页上页帮助第第3 3章章常用的SRAM芯片有1K4位（如2114）、2K8位（如2128、6116）、4K8位（如6132、6232）、8K8位（如6164、6264、3264、7164）、32K8位（如61256、71256、5C256）、64K8位（如64C512）等。3.2.1 静态静态RAM（SRAM）3典型的SRAM芯片Intel 2114引脚图123456789A6A5A4A3A0A1A2CSGNDVccA7A8A9I/O1I/O2I/O3I/O4WE1817161514131211102114Intel 6116引脚图A7A6A5A4A3A2A1A0D0D1D2GNDVccA8A9WEOEA10CSD7D6D5D4D31234567891011126116242322212019181716151413退出下页上页帮助第第3 3章章3.2.2 动动态态RAM（DRAM）单管DRAM基本存储电路刷新放大器T字线位线C数据输入/输出线由以上基本存储电路组成的DRAM芯片，其存取速度不及SRAM，需要定时刷新。但由于DRAM所用的MOS管少，集成度较高，功耗降低，价格低，所以在微型计算机中被大量用作内存。退出下页上页帮助第第3 3章章3.2.2 动动态态RAM（DRAM）2DRAM的刷新方式动态存储器刷新就是周期性地对动态存储器进行读出、放大、再写回的过程。一般地，DRAM应在2ms时间内将全部基本存储电路刷新一遍，需要依靠专门的存储器刷新周期来系统地完成DRAM刷新。在存储系统中，刷新是按行进行的，一个刷新周期内对所有行中所有的基本存储电路都刷新一遍。DRAM刷新常采用两种方法：一是利用专门的DRAM控制器实现刷新控制，二是在每个DRAM芯片上集成刷新控制电路，使存储器件自身完成刷新。退出下页上页帮助第第3 3章章3.2.2 动动态态RAM（DRAM）3典型DRAM芯片常用的DRAM芯片有64K1位、64K4位、256K1位、256K4位、1M1位、1M4位、4M4位等。Intel 2164引脚图NCDinWERASA0A1A2VccVssCASDoutA6A3A4A5A7123456781615141312111092164退出下页上页帮助第第3 3章章3.2.2 动动态态RAM（DRAM）3典型DRAM芯片Intel 2164内部结构图第第3 3章章3.3 只读存储器ROM3.3.1 掩膜只读存储器掩膜只读存储器ROM3.3.2 可编程只读存储器可编程只读存储器PROM3.3.3 可擦除可编程只读存储器可擦除可编程只读存储器EPROM3.3.4 电可擦除可编程只读存储器电可擦除可编程只读存储器EEPROM3.3.5 闪速存储器闪速存储器Flash Memory退出下页上页帮助第第3 3章章3.3.1 掩膜只读存储器掩膜只读存储器ROM掩膜式ROM中的信息由生产厂家在制造过程中写入，出厂后，存储的信息不能改变，用户在使用时只能读出。因制造成本很高，制作周期较长，所以只在生产批量较大时才做成掩膜式ROM。D2D1D0VccD3单元0（0101）地址译码器字线0字线1字线2字线3单元1（1101）单元2（1010）单元3（0100）A1A044位掩膜ROM结构：退出下页上页帮助第第3 3章章3.3.2 可编程只读存储器可编程只读存储器PROM厂家生产的PROM芯片不事先存入固定内容，存储矩阵的所有字线和位线交叉处均连接有二极管或三极管，即出厂时，存储单元的内容是全1。字线Vcc位线熔丝使用时，用户可根据自己的需要，将某些位的内容改写为0，但只能改写一次。PROM是一种一次性写入的只读存储器。因PROM的电路和工艺要比ROM复杂，所以价格较贵。熔丝式PROM的结构：退出下页上页帮助第第3 3章章3.3.3 可擦除可编程只读存储器可擦除可编程只读存储器EPROMEPROM芯片的顶部有一个圆形的石英窗口，通过紫外线的照射可将片内所有的存储信息擦除，还可利用EPROM专用编程器对其编程写入，以不透光的贴纸或胶布封住窗口后，信息可长久保持，EPROM芯片可反复使用。EPROM基本存储电路：退出下页上页帮助第第3 3章章3.3.4 电可擦除电可擦除可编程可编程只读只读存储器存储器EEPROMEEPROM也是一种可用电擦除和编程的只读存储器，勿需透明窗，使用高电场完成擦除，能在应用系统中进行在线读写，并且在断电情况下保存的数据信息不会丢失。EEPROM既能像RAM那样随机地改写，又能像ROM那样在掉电的情况下非易失地保存数据，可作为系统中可靠保存数据的存储器。其擦写次数可达1万次以上，数据可保存10年以上，故EEPROM比EPROM具有更大的优越性。退出下页上页帮助第第3 3章章3.3.5 闪速存储器闪速存储器Flash Memory闪存具有非易失性；其制造特别经济，价格低于DRAM；它在密度增加时仍保持可测性，具有可靠性；可实现大规模电擦除，它的擦除功能可迅速清除整个存储器的所有内容；采用快速脉冲编程方法，整个芯片编程时间短，可实现高速编程；可重复使用。闪存具有在线电擦写、功耗低、容量大、擦写速度快、抗震性好、存储可靠性高、成本低等明显优势，兼具了ROM和RAM的性能，使得闪存在移动设备中获得广泛的应用，如U盘、数码相机、笔记本、随身听等大都采用闪存作为存储介质。目前闪存是非易失性存储器中应用最广泛的。退出下页上页帮助第第3 3章章各种半导体存储器的应用各种半导体存储器的应用存储器应用SRAMCacheDRAM内存储器ROM固化程序PROM自编程序，用于工业控制或电器中EPROM用于产品试制阶段试编程序EEPROMIC卡上存储信息闪速存储器固态盘、U盘、IC卡第第3 3章章3.4 半导体存储器接口3.4.1 存储器的存储器的选址选址3.4.2 存储器的容量扩展存储器的容量扩展3.4.3 典型典型CPU与内存储器的连接与内存储器的连接退出下页上页帮助第第3 3章章3.4.1 存储器的选址存储器的选址在存储系统中，通常使用存储芯片本身不用的高位地址实现片选，一般有：线选法：用某一条高位地址线直接作为存储芯片的片选信号。部分译码法：将部分高位地址通过译码电路或译码器产生存储器片选信号。全译码法：存储芯片本身不使用的高位地址全部参与译码。退出下页上页帮助第第3 3章章3.4.2 存储器的容量扩展存储器的容量扩展D7D6D5D4D3D2D1D0A15A064K1位I/OWE CS64K1位I/OWE CS64K1位I/OWE CS64K1位I/OWE CS64K1位I/OWE CS64K1位I/OWE CS64K1位I/OWE CS读/写片选1位扩展连接方法：地址线、片选线、读/写信号线分别并联；数据线串联64K1位I/OWE CS退出下页上页帮助第第3 3章章2字扩展3.4.2 存储器的容量扩展存储器的容量扩展WEA13A0连接方法：地址线、数据线、读写信号线分别并联,片选线单独引出地址译码器Y3Y2Y1Y0BAA15A14D7D0WECS(1)16K8位WECS(2)16K8位WECS(3)16K8位WECS(4)16K8位退出下页上页帮助第第3 3章章2字扩展3.4.2 存储器的容量扩展存储器的容量扩展WEA13A0地址译码器Y3Y2Y1Y0BAA15A14D7D0WECS(1)16K8位WECS(2)16K8位WECS(3)16K8位WECS(4)16K8位 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0上图中各芯片的地址范围：（1）（2）（3）（4）0 00 11 01 10 0 （0000H）1 1 1 1 1 1 1 1 1 1 1 1 1 （3FFFH）0 0 （4000H）1 1 1 1 1 1 1 1 1 1 1 1 1 （7FFFH）0 0 （8000H）1 1 1 1 1 1 1 1 1 1 1 1 1 （BFFFH）0 0 （C000H）1 1 1 1 1 1 1 1 1 1 1 1 1 （FFFFH）退出下页上页帮助第第3 3章章3字位扩展3.4.2 存储器的容量扩展存储器的容量扩展WRA13A0地址译码器Y3Y2Y1Y0BAA15A14D7D4D3D0问题：用16K4位的存储器芯片组成64K8位的存储器，需多少片这样的芯片？如何连接？分析：64K 16K=4(片/组)字扩展：8位 4位=2(片)位扩展：64K 8位16K 4位=8(片)CSWE（4）16K4位CSWE（3）16K4位CSWE（2）16K4位（1）CSWE16K4位WECS（1）16K4位WECS（2）16K4位WECS（3）16K4位WECS（4）16K4位退出下页上页帮助第第3 3章章【例3.1】3.4.2 存储器的容量扩展存储器的容量扩展使用2114（1K4位）存储芯片组成2K8位的内存储器，需要多少片这样的芯片？如何连接？分析过程：退出下页上页帮助第第3 3章章【例3.1】3.4.2 存储器的容量扩展存储器的容量扩展使用2114（1K4位）存储芯片组成2K8位的内存储器，需要多少片这样的芯片？如何连接？4片2114扩展容量组成2K8位存储器连接图：退出下页上页帮助第第3 3章章【例3.2】3.4.2 存储器的容量扩展存储器的容量扩展使用利用74LS138作为地址译码器，使用4片6116（2K8位）存储芯片组成8KB的存储器，存储器容量扩展连接图如下，分析各存储芯片的寻址范围。退出下页上页帮助第第3 3章章【例3.2】3.4.2 存储器的容量扩展存储器的容量扩展使用利用74LS138作为地址译码器，使用4片6116（2K8位）存储芯片组成8KB的存储器，存储器容量扩展连接图如下，分析各存储芯片的寻址范围。地址范围 芯片A19A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0寻址空间（1）00000000 00 0 0 0 0 0 0 0 0 0 01 1 1 1 1 1 1 1 1 1 100000H007FFH（2）00000000 10 0 0 0 0 0 0 0 0 0 01 1 1 1 1 1 1 1 1 1 100800H00FFFH（3）00000001 00 0 0 0 0 0 0 0 0 0 01 1 1 1 1 1 1 1 1 1 101000H017FFH（4）00000001 10 0 0 0 0 0 0 0 0 0 01 1 1 1 1 1 1 1 1 1 101800H01FFFH分析：退出下页上页帮助第第3 3章章3.4.3 典型典型CPU与内存储器的连接与内存储器的连接18088CPU与内存储器的连接BHE8088A19A0D7D0 存储体D7D0A19A0A19A0 地址锁存器退出下页上页帮助第第3 3章章28086CPU与内存储器的连接3.4.3 典型典型CPU与内存储器的连接与内存储器的连接ABDBDBBHE8086A19A0D15D8D7D0 奇地址存储体D15D8SEL A19A1 偶地址存储体D7D0SEL A19A1A19A1A0BHE 地址锁存器BHE退出下页上页帮助第第3 3章章380286CPU与内存储器的连接3.4.3 典型典型CPU与内存储器的连接与内存储器的连接ABDBDBBHE80286A23A0D15D8D7D0 奇地址存储体D15D8SEL A23A1 偶地址存储体D7D0SEL A23A1A23A1A0BHE 地址锁存器BHE退出下页上页帮助第第3 3章章480386/80486CPU与内存储器的连接3.4.3 典型典型CPU与内存储器的连接与内存储器的连接第第3 3章章3.5 存储体系结构3.5.1 存储系统的存储系统的层次结构层次结构3.5.2 多体存储多体存储结构结构3.5.3 高速缓冲存储器高速缓冲存储器3.5.4 虚拟存储器虚拟存储器退出下页上页帮助第第3 3章章3.5.1 存储系统的层次结构存储系统的层次结构存取速度快慢存储容量小大每位价格高低由CPU内部寄存器、高速缓冲存储器Cache、主存储器、辅助存储器构成的存储器组织能够充分发挥存储速度快、容量大、价格低的特点，有效地解决了存储器速度、容量和价格之间的矛盾。CPU 寄存器组辅助存储器主存储器Cache存储系统的多级层次结构退出下页上页帮助第第3 3章章3.5.2 多体存储结构多体存储结构u多体存储器与一般存储器比较退出下页上页帮助第第3 3章章1高位交叉访问存储器3.5.2 多体存储结构多体存储结构退出下页上页帮助第第3 3章章2低位交叉访问存储器3.5.2 多体存储结构多体存储结构退出下页上页帮助第第3 3章章3.5.3 高速缓冲存储器高速缓冲存储器在大容量主存与高速CPU之间增加一个容量较小的Cache，根据程序执行和数据访问的局域性，利用指令预测和数据预取技术，尽可能将CPU需要的指令和数据块预先从主存读入Cache中。CPU需要指令和数据时，首先在Cache中查找，若未命中才从主存中读取。1Cache工作原理退出下页上页帮助第第3 3章章2替换算法3.5.3 高速缓冲存储器高速缓冲存储器主存和Cache的存储区都划分成多个块，每块由多个单元组成，主存与Cache之间以块为单位交换信息。先进先出法（FIFO）最近最少使用法（LRU）当新的主存块需要调入Cache，而它的可用位置已被占用时，就需要替换算法来解决。一个好的替换算法既要考虑提高访问Cache的命中率，又要考虑容易实现替换，从而减少CPU访问主存的机率。替换算法有多种，通常采用以下两种算法：退出下页上页帮助第第3 3章章3多层次Cache3.5.3 高速缓冲存储器高速缓冲存储器（1）多层次多层次Cache结构结构现在微型计算机中的高速缓冲存储器采用三级，分别称为L1 Cache、L2 Cache、L3 Cache，都集成在CPU内部。由L1 Cache 到L3 Cache，存储容量逐级增大，存取速度逐级降低。L1 Cache 与L2 Cache之间、L2 Cache 与L3 Cache之间、L3 Cache与主存之间的映射、替换算法和读写操作全部由辅助硬件来完成，从而实现了Cache的高速处理功能。（2）指令指令Cache和数据和数据Cache80486之后，Pentium开始在CPU内部将Cache分为指令Cache和数据Cache两部分，CPU可以同时访问指令Cache和数据Cache，从而减少了指令与数据存取的冲突。退出下页上页帮助第第3 3章章4Cache一致性问题3.5.3 高速缓冲存储器高速缓冲存储器当访问Cache命中时，若是读操作，则CPU可以直接从Cache中读取数据，不涉及主存，若是写操作，则Cache和主存中相应两个单元的内容都需要改变，有两种处理办法：1、一种是Cache单元和主存中相应单元同时被修改，称为“直通存储法”。2、只修改Cache单元的内容，同时用一个标志位作为标志，当有标志的信息块从Cache中移去时，再修改相应的主存单元，把修改信息一次性写回主存。退出下页上页帮助第第3 3章章3.5.4 虚拟存储器虚拟存储器1虚拟存储器工作原理虚拟存储器把主存和辅存视为一个统一的虚拟主存，提供比实际主存容量大得多的、可使编程空间不受限制的虚存空间。在程序中使用虚地址，使程序不必作任何修改，即可用接近主存的速度在虚拟存储器上运行。程序员可按虚地址编程，运行时，只把虚地址空间的小部分映射到主存，其余大部分虚地址空间映射到辅存。当按虚地址访问虚拟存储器时，必须进行虚地址向实地址的转换，存储器管理部件首先查看该虚地址所对应的内容是否已在主存中，若命中则将该虚地址自动转换为主存实际物理地址，对主存进行访问；若未命中就将虚拟存储器中待访问的程序或数据由辅存调入主存，再进行访问。退出下页上页帮助第第3 3章章2虚拟存储器与Cache的对比3.5.4 虚拟存储器虚拟存储器“主存辅存”层次“Cache主存”层次的原理相似，都采用地址变换及映射方法、替换策略，对于程序员来说Cache和虚拟存储器都是透明的。虚拟存储器和Cache仍有明显的区别：Cache弥补主存与CPU之间的速度差距，虚拟存储器弥补主存容量较小的缺憾。CPU可以直接访问Cache，但不能直接访问辅存。信息块调动时，Cache小块定长，虚拟存储器分页或分段大块调动。Cache操作由硬件管理，虚拟存储器则由软硬件综合管理。退出下页上页帮助第第3 3章章l段式虚拟存储器l段页式虚拟存储器3虚拟存储器的分类3.5.4 虚拟存储器虚拟存储器以固定大小的等分“页”为信息传送单位。虚存空间的虚页与主存空间的实页都由0开始顺序编号。虚地址包括虚页号和页内地址，主存物理地址包括实页号和页内地址，信息以页为单位由虚页向实页调入，虚实地址的转换主要是虚页号向实页号的转换，由“页表”实现。页式虚拟存储器的页表简单，地址变换速度较快，页面长度较小，主存空间的利用率高，对辅存的管理比较容易。但是页式虚拟存储器的页面大小固定，无法反映程序内部的逻辑结构，不便于程序的执行、保护和共享。l页式虚拟存储器退出下页上页帮助第第3 3章章l页式虚拟存储器l段式虚拟存储器l段页式虚拟存储器3虚拟存储器的分类3.5.4 虚拟存储器虚拟存储器以程序模块为段，每段长度可以不同。运行时以段为单位从辅存调入主存，每段占用一个连续的存储空间。“段表”存放程序的各段装入主存的状态信息，每段的信息在段表中占一行，主要包括段号、段起点、段长度等，根据段表进行虚实地址的转换。段式虚拟存储器配合了模块化程序设计，各段之间相互独立，程序按逻辑结构分段，便于程序和数据的共享，段的大小、位置可变，模块可独立编址，可提高按段调度的命中率。但是地址变换费时，主存空间的利用率往往较低，对辅存的管理比较困难。退出下页上页帮助第第3 3章章为了同时获得页式虚拟存储器在管理主存和辅存空间方面的优点和段式虚拟存储器在程序模块化方面的优点，把二者结合起来就形成了段页式虚拟存储器。将存储空间按程序的逻辑模块分段，每段又等分为若干个页，页面大小与实存页面相同。虚地址包括段号、页号和页内地址，实地址只有页号和页内地址。每个程序有一张段表，每段有一张页表，段页式虚拟存储器分两级查表实现虚实地址转换，以页为单位调进或调出主存，按段来共享与保护程序和数据。3虚拟存储器的分类3.5.4 虚拟存储器虚拟存储器l段式虚拟存储器l段页式虚拟存储器l页式虚拟存储器退出下页上页帮助第第3 3章章1、8086CPU有_根地址线，最大寻址范围_MB2、半导体存储器一般分为RAM和_两大类习题与思考习题与思考 填空答案答案答案答案答案答案20ROM13、用2114（1K4位）存储器芯片组成2K8位的内存储器，需要_片2114芯片。若从2000H起始地址，则末地址为_4、高档微机CPU内部L1-Cache分为_Cache和_Cache，从而减少了指令与数据存取的冲突427FFH指令 动态存储器为什么必须定时刷新？存储器有哪两个重要性能指标？虚拟存储器与Cache的区别主要表现在哪几方面？数据答案答案返回目录第第3章章 学习目标学习目标本本章章从从存存储储器器的的分分类类、性性能能及及存存储储器器基基本本结结构构着着手手，重重点点讨讨论论随随机机存存储储器器（RAM）和和只只读读存存储储器器（ROM）的的工工作作原原理理，介介绍绍存存储储器器的的容容量量扩扩展展以以及及与与微微处处理理器器的的连连接接方方法法，最最后后介介绍绍微微型型计计算算机机系系统统中中的的多多体体存存储储器器、高高速速缓缓冲存储器（冲存储器（Cache）和虚拟存储器）和虚拟存储器技术。技术。通通过过本本章章的的学学习习，读读者者应应了了解解半半导导体体存存储储器器的的分分类类、主主要要性性能能指指标标，掌掌握握随随机机存存储储器器以以及及只只读读存存储储器器的的功功能能特特性性，掌掌握握存存储储器器容容量量扩扩展展以以及及与与微微处处理理器器的的连连接接方方法法，领领会会存存储储系系统统的的层层次次结结构构以以及及多多体体存存储储器器、高高速速缓缓冲冲存存储储器器和虚拟存储器的技术和虚拟存储器的技术特点。特点。返回若选择学习内容，可移动鼠标至相关目录选项单击。单击“上页”、“下页”按钮可前后翻页选择学习，单击鼠标或空格、回车等键可顺序学习。单击“目录”按钮可转至章目录，单击“帮助”按钮可转到帮助页，单击“返回”按钮可返回继续学习。在“习题与思考”页，单击“答案”按钮可在填空处显示参考答案，单击填空处可短暂显示参考答案。在各章目录页，单击“学习目标”按钮可了解本章的学习内容和要求。本电子课件配合微型计算机原理与接口技术（ISBN 978-7-5170-3719-4）课程教学而编制。使用方法：目录帮助帮助 再见