最新微机原理与接口技术-存储器PPT课件.ppt

微机原理与接口技术微机原理与接口技术-存存储器储器存储器按物理介质不同，可分为磁表面存储器、存储器按物理介质不同，可分为磁表面存储器、光盘存储器和半导体存储器三大类光盘存储器和半导体存储器三大类 三、存储器的主要技术指标三、存储器的主要技术指标 1存储容量存储容量存储容量是存储器所容纳的二进存储容量是存储器所容纳的二进制位的总容量，或存储器所包含制位的总容量，或存储器所包含的存储单元的总位数。的存储单元的总位数。存储容量存储容量=存储单元数存储单元数*存储单位的位数存储单位的位数2存储周期存储周期3存储器的可靠性存储器的可靠性4性能价格比性能价格比第二节半导体存储器第二节半导体存储器微型计算机机中主存储器由微型计算机机中主存储器由半导体存储器芯片组成。半导体存半导体存储器芯片组成。半导体存储器分双极型和单极型储器分双极型和单极型MOS电路电路两类。半导体存储器具有体积小、两类。半导体存储器具有体积小、功耗低、价格便宜等优点。功耗低、价格便宜等优点。半导体存储器根据其基本功能半导体存储器根据其基本功能的不同分为只读存储器（的不同分为只读存储器（ROM）和）和随机存取存储器（随机存取存储器（RAM）。）。RAM又依存储单元电路的构成又依存储单元电路的构成原理及是否需要刷新分为静态原理及是否需要刷新分为静态RAM(SRAM)和动态和动态RAM(DRAM)。一、随机存储器一、随机存储器RAMRAM是一种既能写入又能读出的存储器。是一种既能写入又能读出的存储器。RAM只能在电源电压正常时工作，一旦断电，只能在电源电压正常时工作，一旦断电，RAM内的信息便完全丢失。内的信息便完全丢失。1、SRAM（静态（静态RAM）SRAM的基本存储电路是利用双稳态电路的的基本存储电路是利用双稳态电路的某一种稳定状态表示二进制信息的。双稳态电路某一种稳定状态表示二进制信息的。双稳态电路是一种平衡的电路结构，不管处于什么状态，只是一种平衡的电路结构，不管处于什么状态，只要不给它加入新的触发，不断电，它的这个稳定要不给它加入新的触发，不断电，它的这个稳定状态就将保持下去。状态就将保持下去。SRAM在结构上比较复杂，集成在结构上比较复杂，集成度低。由于度低。由于RAM的基本存储单元是的基本存储单元是双稳态触发器，每一个单元存放双稳态触发器，每一个单元存放1位位二进制信息，故所存信息不需要进行二进制信息，故所存信息不需要进行刷新。但刷新。但SRAM的存取速度很快，多的存取速度很快，多用于要求高速存取的场合，例如高速用于要求高速存取的场合，例如高速缓冲存储器。缓冲存储器。静态RAM的存储单元数=2n n是地址线的位数常用的静态常用的静态RAM（1）静态）静态RAM6116A0A1011位地址线，可寻址位地址线，可寻址2k字节；字节；D0D78位双向数据线；位双向数据线；片选信号；片选信号；-输出允许信号；输出允许信号；-写允许信号；写允许信号；VCC电源（电源（5V）；）；GND地。地。（2）静态）静态RAM6264 A12A013位地址线，可寻址位地址线，可寻址8k字节；字节；D7D08位双向数据线；位双向数据线；片选信号；片选信号；CE2片选信号；片选信号；-数据输出允许信号；数据输出允许信号；写允许信号；写允许信号；VCC电源（电源（5V）；）；2、动态存储器、动态存储器DRAMDRAM是一种以电荷形式来存储是一种以电荷形式来存储信息的半导体存储器。信息的半导体存储器。DRAM需要动需要动态刷新。态刷新。动态RAM的存储单元数=22n n是地址线的位数引脚说明如下：引脚说明如下：AOAn多路开关地址输入多路开关地址输入,例如，例如，1MBDRAM时时为为AOA9。DinDout（或（或IO）数据输入输出脚。）数据输入输出脚。行地址选通控制脚。行地址选通控制脚。列地址选通控制脚。列地址选通控制脚。写入允许。写入允许。输入允许。输入允许。2164A动态动态RAM芯片芯片2164A动态动态RAM芯片芯片图 Intel 2164A 结构框图图 Intel 2164A 结构框图DRAM的使用方法如图的使用方法如图56所示。当所示。当CPU对存储器进行对存储器进行读写时，首先在地址总线上给出地址信号，然后发出相应读写时，首先在地址总线上给出地址信号，然后发出相应的读写控制信号，最后在数据总线上进行数据操作。的读写控制信号，最后在数据总线上进行数据操作。二、只读存储器二、只读存储器ROMROM是一种只能读出而不能写入的存是一种只能读出而不能写入的存储器，通常用来存放那些固定不变、不需要储器，通常用来存放那些固定不变、不需要修改的程序。例如修改的程序。例如IBMPC中的中的BIOS（基（基本输入输出系统），本输入输出系统），Basic解释程序等。解释程序等。ROM必须在电源电压正常时才能工作，但必须在电源电压正常时才能工作，但断电之后，其中存放的信息并不丢失，一旦断电之后，其中存放的信息并不丢失，一旦通电，它又能正常工作，提供信息。通电，它又能正常工作，提供信息。1、掩膜、掩膜ROM（MROM）固定掩膜固定掩膜ROM的芯片在制做掩膜板的芯片在制做掩膜板的同时，将所存的信息编排在内；一的同时，将所存的信息编排在内；一旦掩膜做好，其存储的信息就固定了。旦掩膜做好，其存储的信息就固定了。2、可编程的只读存储器（、可编程的只读存储器（PROM）PROM是一种可编程只读存储器，是一种可编程只读存储器，便于用户根据自己的需要来写入信息，便于用户根据自己的需要来写入信息，内容一旦写入，就不能修改。内容一旦写入，就不能修改。三、三、EPROM这种存储器在特殊条件下写这种存储器在特殊条件下写入的信息可以长久保存，程序需入的信息可以长久保存，程序需要更改时，又可以采用特殊的方要更改时，又可以采用特殊的方法将其全部擦除。如此可以多次法将其全部擦除。如此可以多次反复使用。反复使用。ROM的存储单元数=2n n是地址线的位数常用的常用的EPROM程序存储器程序存储器常用的有常用的有Intel公司的公司的27XXX系列系列EPROM芯片：芯片：2716（2kX8）、）、2732A（4kX8）、）、2764（8kX8）、）、27128（16Kx8）27256（32kX8）和）和27512（64kX8）等。）等。（1）2716EPROM A10A011位地址线，可寻址位地址线，可寻址2k字节；字节；D0D78位数据线；位数据线；-片选信号编程控制信号；片选信号编程控制信号；-输出允许信号；输出允许信号；VPP编程电源；编程电源；VCC电源（电源（5V）；）；GND-地。地。（2）2732EPROMA0A1112位地址线位地址线,可寻址可寻址4k字节；字节；D0D78位数据线；位数据线；-片选信号；片选信号；-输出允许信号；输出允许信号；VPP编程电源；编程电源；VCC电源（电源（5V）；）；GND-地。地。（3）2764EPROMA0A1213位地址线，可寻址位地址线，可寻址8k字节；字节；D0D78位数据线；位数据线；-片选信号；片选信号；-输出允许信号输出允许信号PGM-编程脉冲输入端；编程脉冲输入端；VPP编程电源；编程电源；VCC电源（电源（5V）；）；GND-地。地。（4）27128EPROM（6）27512EPROM常用的常用的EPPROM（1）EPPROM28642864A管脚与管脚与SRAM6264A完全兼容。完全兼容。AOA1213位地址线，可寻址位地址线，可寻址8k字节；字节；I/O0IO78位双向数据线；位双向数据线；-片选信号；片选信号；-输出允许信号；输出允许信号；-写允许信号；写允许信号；NC-空脚；空脚；VCC电源（电源（5V）；）；GND-地。地。第三节第三节Cache高速缓冲存储器高速缓冲存储器（CacheMemory）技术）技术 微型计算机中的高速缓冲存微型计算机中的高速缓冲存储器是一种介于储器是一种介于CPU和主存储器之和主存储器之间的存储容量较小而存取速度却较间的存储容量较小而存取速度却较高的一种存储器。高的一种存储器。Cache技术解决技术解决了高的了高的CPU处理速度和较低的内存处理速度和较低的内存读取速度之间的矛盾。读取速度之间的矛盾。Cache存储器是用静态存储器是用静态RAM做的，不需要刷新，做的，不需要刷新，存取速度快。存取速度快。CPU存取指令和数据时，先访问存取指令和数据时，先访问Cache，如果欲存取的内容已在，如果欲存取的内容已在Cache中（称为命中（称为命中），中），CPU直接从直接从Cache中读取这个内容；否则中读取这个内容；否则就称为非命中，就称为非命中，CPU再到主存（再到主存（DRAM）中读取）中读取并同时将读取信息存入并同时将读取信息存入Cache。现代微型计算机中的现代微型计算机中的Cache存储器一般存储器一般分成两部分，它们的功能基本相同。其分成两部分，它们的功能基本相同。其中的第一部分直接集成在中的第一部分直接集成在CPU内部，称内部，称为一级为一级Cache（或一级缓存）。一级（或一级缓存）。一级Cache由于在芯片内部，离由于在芯片内部，离CPU近，数近，数据位宽大，存取速度更快；但由于片内据位宽大，存取速度更快；但由于片内集成集成SRAM的成本高等原因所限，芯片的成本高等原因所限，芯片内部的内部的Cache存储器不可能做得很大。存储器不可能做得很大。为了扩充为了扩充Cache存储器容存储器容量，就在片外又设计了二级量，就在片外又设计了二级Cache（二级缓存）。二级（二级缓存）。二级Cache容量较大，现行奔腾机容量较大，现行奔腾机的二级的二级Cache容量为容量为256KB或或512KB。而一级而一级Cache的容量为的容量为16KB，并，并且分为存放指令和数据的两个且分为存放指令和数据的两个Cache，各占各占8KB。使用两个分离的指令。使用两个分离的指令Cache和数据和数据Cache要比只使用一个（早期要比只使用一个（早期486CPU内部仅使用单一内部仅使用单一Cache）Cache的效率更好，它可以克的效率更好，它可以克服服CPU对对Cache读取指令和数据时可能读取指令和数据时可能产生的冲突。产生的冲突。第五节存储器接口技术第五节存储器接口技术 存储器接口也和其它接存储器接口也和其它接口一样，主要完成三大总口一样，主要完成三大总线的连接任务，即实现与线的连接任务，即实现与地址总线、控制总线和数地址总线、控制总线和数据总线的连接。据总线的连接。一、存储器接口中应考虑的几个问题一、存储器接口中应考虑的几个问题 1.存储器与存储器与CPU之间的时序配合之间的时序配合 在早期的计算机中，在早期的计算机中，CPU和存储和存储器是作为一个整体统一设计的，所以时器是作为一个整体统一设计的，所以时序匹配问题已在设计时协调解决。但随序匹配问题已在设计时协调解决。但随着大规模集成电路的发展，现有的着大规模集成电路的发展，现有的CPU和存储器一般都是分别设计和制造的，和存储器一般都是分别设计和制造的，因而时序配合问题便成为接口设计中应因而时序配合问题便成为接口设计中应考虑的问题之一。考虑的问题之一。为了使为了使CPU能与不同速能与不同速度的存储器相连接，一种常度的存储器相连接，一种常用的方法是使用用的方法是使用“等待申请等待申请”信号。该方法是在信号。该方法是在CPU设计设计时设置一条时设置一条“等待申请等待申请”输入输入线。线。若与若与CPU连接的存储器速度较慢，使连接的存储器速度较慢，使CPU在规定的读写周期内不能完成读在规定的读写周期内不能完成读/写操作，则在写操作，则在CPU执行访问存储器指令执行访问存储器指令时，由等待信号发生器向时，由等待信号发生器向CPU发出发出“等待等待申请申请”信号，使信号，使CPU在正常的读在正常的读/写周期写周期之外再插入一个或几个等待周期，以便之外再插入一个或几个等待周期，以便通过改变指令的时钟周期数使系统速度通过改变指令的时钟周期数使系统速度变慢；从而达到与慢速存储器匹配的目变慢；从而达到与慢速存储器匹配的目的。的。例如，例如，8086CPU中的中的READY（准备就绪）输入线（准备就绪）输入线就是为协调就是为协调CPU与存储器或与存储器或I/O端口之间的速度而设计的端口之间的速度而设计的一条等待状态请求线。一条等待状态请求线。8086的系统总线周期由的系统总线周期由4个时个时钟周期钟周期T1-T4（又称为（又称为T状态）组状态）组成。正常情况下成。正常情况下CPU要求存储器读要求存储器读/写操作在写操作在4个个T周期内完成，并规定周期内完成，并规定在在T1周期发送地址，周期发送地址，T2周期发送读周期发送读/写命令，写命令，T3周期将数据送数据总线，周期将数据送数据总线，T4周期结束读周期结束读/写操作。写操作。当存储器不能满足当存储器不能满足CPU速度速度要求时，则在要求时，则在T3周期开始前通过周期开始前通过READY向向CPU发出等待请求信发出等待请求信号，号，CPU在在T3周期前沿采样该信周期前沿采样该信号，若有等待请求（号，若有等待请求（READ为低）为低），则在，则在T3和和T4之间插入一个或多之间插入一个或多个等待周期个等待周期TW（又称为等待状（又称为等待状态）。态）。2.CPU总线负载能力总线负载能力 通常考虑到地址线、控制线通常考虑到地址线、控制线是单向的，故采用单向驱动器，如是单向的，故采用单向驱动器，如74LS244、Intel公司生产的公司生产的8282等；等；而数据线是双向传送的，故采用双而数据线是双向传送的，故采用双向驱动器，如向驱动器，如74LS245、Intel公司公司生产的生产的82868287等。等。3.存储芯片的选用存储芯片的选用（l）对芯片类型的选用）对芯片类型的选用 高速缓冲存储器是为了提高高速缓冲存储器是为了提高CPU访问存储器速度而设置的，一访问存储器速度而设置的，一般选用双极型般选用双极型RAM或者高速或者高速MOS静态静态RAM芯片构成。芯片构成。主存储器要兼顾速度和主存储器要兼顾速度和容量两方面性能，存放的内容容量两方面性能，存放的内容一般既有永久性的程序和数据，一般既有永久性的程序和数据，又有需要随时修改的程序和数又有需要随时修改的程序和数据，故通常由据，故通常由ROM和和RAM两两类芯片构成。类芯片构成。（2）对芯片型号的选用）对芯片型号的选用芯片类型确定之后，在进芯片类型确定之后，在进行具体芯片型号选择时，一般行具体芯片型号选择时，一般应考虑存取速度、存储容量、应考虑存取速度、存储容量、结构和价格等因素。结构和价格等因素。二、存储器地址译码方法二、存储器地址译码方法1片选控制的译码方法片选控制的译码方法常用的片选控制译码方法有线选法、常用的片选控制译码方法有线选法、全译码法、部分译码法和混合译码法全译码法、部分译码法和混合译码法等。等。（1）线选法）线选法当存储器容量不大，所使用的存当存储器容量不大，所使用的存储芯片数量不多，而储芯片数量不多，而CPU寻址空间寻址空间远远大于存储器容量时，可用高位地远远大于存储器容量时，可用高位地址线直接作为存储芯片选信号，每一址线直接作为存储芯片选信号，每一根地址线选通一块芯片，这种方法称根地址线选通一块芯片，这种方法称为线选法。为线选法。例如，假定某微机系统的存储容量为例如，假定某微机系统的存储容量为4KB，CPU寻址空间为寻址空间为64KB（即地址总线为（即地址总线为16位）位），所用芯片容量为，所用芯片容量为1KB（即片内地址为（即片内地址为10位）位）。线选法的优点是连线简单，片线选法的优点是连线简单，片选控制无需专门的译码电路。但选控制无需专门的译码电路。但该方法有两个缺点，一是当存在该方法有两个缺点，一是当存在空闲地址线时，由于空闲地址线空闲地址线时，由于空闲地址线可随意取值可随意取值0或或1，放将导致地址，放将导致地址重叠。二是整个存储器地址分布重叠。二是整个存储器地址分布不连续，使可寻址范围减小。这不连续，使可寻址范围减小。这两点均给编程带来麻烦，使用时两点均给编程带来麻烦，使用时应特别注意。应特别注意。（2）全译码法）全译码法全译码法除了将低位地全译码法除了将低位地址总线直接与各芯片的地址线址总线直接与各芯片的地址线相连接之外，其余高位地址总相连接之外，其余高位地址总线全部经译码后作为各芯片的线全部经译码后作为各芯片的片选信号片选信号。例如，例如，CPU地址总线为地址总线为16位，存储芯位，存储芯片容量为片容量为8KB。采用全译码方式寻址。采用全译码方式寻址64KB容量存储器容量存储器（3）部分译码法）部分译码法部分译码法是将高位地址线部分译码法是将高位地址线中的一部分进行译码，产生片中的一部分进行译码，产生片选信号。选信号。例如，例如，CPU地址总线为地址总线为16位，存储位，存储器由器由4片容量为片容量为8KB的芯片构成的芯片构成（4）混合译码法）混合译码法混合译码法是将线选法与部混合译码法是将线选法与部分译码法相结合的一种方法。分译码法相结合的一种方法。例如，当例如，当CPU地址总线为地址总线为16位，存储器位，存储器由由10片容量为片容量为2KB的芯片构成时，可用的芯片构成时，可用混合译码法实现片选控制混合译码法实现片选控制 第六节第六节8086系统存储器组织系统存储器组织 在在8086存储器系统中，存储器系统中，20位地位地址总线的最大寻址存储空间是址总线的最大寻址存储空间是220（1M）字节。其地址范为）字节。其地址范为00000FFFFFH。显然，在。显然，在8086微型计算微型计算机系统中，存储器系统实际上是以机系统中，存储器系统实际上是以字节为单位组成的一维线性空间。字节为单位组成的一维线性空间。8086寻址的寻址的1M存储器空存储器空间可以分成两个间可以分成两个512K字节的存储字节的存储体；一个存储体包含偶数地址，另体；一个存储体包含偶数地址，另一个存储体包含奇数地址。任何两一个存储体包含奇数地址。任何两个连续的字节可以作为一个字来访个连续的字节可以作为一个字来访问，显然其中一个字节必定来自偶问，显然其中一个字节必定来自偶地址存储体，另一个必定来自奇地地址存储体，另一个必定来自奇地址存储体。地址位较低的字节是低址存储体。地址位较低的字节是低位有效字节，地址位较高的字节是位有效字节，地址位较高的字节是高位有效字节。高位有效字节。为了有效地使用存储空间，一个为了有效地使用存储空间，一个字可以存储在以偶地址或奇地址开始字可以存储在以偶地址或奇地址开始的连续两个字节单元中。地址的最低的连续两个字节单元中。地址的最低有效位有效位A0决定了字的边界。如果决定了字的边界。如果A0是是0，则字存放在偶地址边界上，其，则字存放在偶地址边界上，其低低8位有效字节存储于偶地址单元中，位有效字节存储于偶地址单元中，高高8位有效字节存储于相邻的奇地址位有效字节存储于相邻的奇地址单元中。同理，如果单元中。同理，如果A0是是1，则字是，则字是存放在奇地址边界上。存放在奇地址边界上。对所有位于偶地址边界上对所有位于偶地址边界上的字节或字的访问，的字节或字的访问，8086只只需一个总线周期就能完成，而需一个总线周期就能完成，而对于在奇地址边界上的字的访对于在奇地址边界上的字的访问，问，8086需要花两个总线周需要花两个总线周期才能实现。期才能实现。结束语结束语谢谢大家聆听！谢谢大家聆听！83