半导体存储器与可编程逻辑器.ppt

第第1515章章 半导体存储器与半导体存储器与 可编程逻辑器件可编程逻辑器件第第1 1节节 半导体存储器半导体存储器第第2 2节节 可编程逻辑器件可编程逻辑器件 主菜单回 退 前 进 最 后 返 回退 出第第1515章章 半导体存储器与可半导体存储器与可编程逻辑器件编程逻辑器件开 始作？业 随集成技术的发展，半导体存储器已成随集成技术的发展，半导体存储器已成为当今数字系统中不可缺少的组成部分；为当今数字系统中不可缺少的组成部分；可编程逻辑器件可编程逻辑器件(PLD)(PLD)是指采用阵列逻辑是指采用阵列逻辑技术生产的可编程器件，可编程只读存储技术生产的可编程器件，可编程只读存储器器(PROM)(PROM)，是可编程逻辑器件（，是可编程逻辑器件（PLDPLD）的）的早期产品之一早期产品之一 。除了。除了PROMPROM之外还有，可之外还有，可编程逻辑器件还有：可编程逻辑阵列编程逻辑器件还有：可编程逻辑阵列(PLA)(PLA)、可编程阵列逻辑、可编程阵列逻辑(PAL)(PAL)和通用阵列和通用阵列逻辑逻辑(GAL)(GAL)。半导体存储器从功能上来分，可分为：半导体存储器从功能上来分，可分为：随机存储器随机存储器 （RAMRAM）、只读存储器（）、只读存储器（ROMROM）两类。两类。RAMRAM主要用来存放各种现场的输入数主要用来存放各种现场的输入数据、输出数据和中间计算的结果，还可以据、输出数据和中间计算的结果，还可以用来与外界交换信息和作为堆栈使用。它用来与外界交换信息和作为堆栈使用。它的存储信息可按要求读出，也可写入或写的存储信息可按要求读出，也可写入或写出。出。ROMROM的信息是在专门条件下写入的，一的信息是在专门条件下写入的，一般是不可删除更改的，只能读出，一般用般是不可删除更改的，只能读出，一般用来存放固定信息。来存放固定信息。主菜单回 退 前 进 最 后 返 回 作？业退 出开 始15.1 15.1 半导体存储器半导体存储器的基础结构的基础结构 主菜单回 退 前 进 最 后 返 回 作？业退 出开 始15.1.1 15.1.1 随机存储器随机存储器如图所示如图所示 地址输入端地址输入端数据输入端数据输入端3 3个控制输入端个控制输入端数据输出端数据输出端主菜单回 退 前 进 最 后 返 回 作？业退 出开 始15.1.1 15.1.1 随机存储器随机存储器当片选信号当片选信号 有效时，若有效时，若 同时有效，则已同时有效，则已选择的信息被传递到数据输出端；若选择的信息被传递到数据输出端；若 同时同时有效，则数据输入端的信息被写入。有效，则数据输入端的信息被写入。按存储矩阵的存储原理不同，按存储矩阵的存储原理不同，RAMRAM可细分为可细分为静态（静态（Static RAMStatic RAM，简称，简称SRAMSRAM）和动态）和动态(Dynamic RAM(Dynamic RAM，简称，简称DRAM)DRAM)两类。在不断电两类。在不断电的情况下，存入的情况下，存入SRAMSRAM存储单元的信息会一直存储单元的信息会一直保留直到新的信息写入；而存入保留直到新的信息写入；而存入DRAMDRAM存储单存储单元的信息需要通过再次读写来定期刷新，以元的信息需要通过再次读写来定期刷新，以免信息丢失。下面将分别进行讨论。免信息丢失。下面将分别进行讨论。2.2.静态静态RAM RAM 主菜单回 退 前 进 最 后 返 回 作？业退 出开 始15.1.1 15.1.1 随机存储器随机存储器能储存能储存1 1位二进制的单元电路称为基本存储位二进制的单元电路称为基本存储电路，它是存储器的基本单元电路。图所示电路，它是存储器的基本单元电路。图所示是用六只是用六只NMOSNMOS管组成的静态存储单元。管组成的静态存储单元。主菜单回 退 前 进 最 后 返 回 作？业退 出开 始15.1.1 15.1.1 随机存储器随机存储器Tl lT4 4构成基本构成基本RSRS锁存器用以存信息，锁存器用以存信息，T5 5、T6 6为门控管受为门控管受Xi i选择线控制用来决定本存储选择线控制用来决定本存储单元是否与位线单元是否与位线 相连，导通则可把位线相连，导通则可把位线上送入的信息写入本单元，或将本单元所存上送入的信息写入本单元，或将本单元所存信息送到位线上，而截止则本单元与位线隔信息送到位线上，而截止则本单元与位线隔离，读或写的过程与本单元无关；离，读或写的过程与本单元无关；T7 7、T8 8为为控制信息送入位线或从位线输出的控制门，控制信息送入位线或从位线输出的控制门，此控制门由列选择信号此控制门由列选择信号Yj j来控制。由此可看来控制。由此可看出，只有当出，只有当T5 5、T6 6和和T7 7、T7 7都导通时，本单都导通时，本单元才被选中，才能写入信息或读出信息。元才被选中，才能写入信息或读出信息。（1 1）读操作过程）读操作过程 主菜单回 退 前 进 最 后 返 回 作？业退 出开 始15.1.1 15.1.1 随机存储器随机存储器（2 2）写操作过程）写操作过程 （3 3）动态）动态RAM 动态动态RAM存存储储数据的原理是基于数据的原理是基于MOS管管栅栅极极电电容的容的电电荷存荷存储储效。效。MOS管是高阻元件，管是高阻元件，即它的极即它的极间电间电阻极高，存阻极高，存储储在极在极间电间电容上的容上的电电荷，会因放荷，会因放电电回路回路时间时间常数很大而不能常数很大而不能马马上放掉，即上放掉，即电电荷不会很快荷不会很快丢丢失。失。动态动态存存储单储单元正是利用元正是利用MOS管的管的这这一特性来存一特性来存储储信息的。信息的。图图是个三管是个三管动态单动态单元，它利用元，它利用T1管管栅栅极极电电容容C,以以电电荷形式存荷形式存储储二二进进制数的。制数的。主菜单回 退 前 进 最 后 返 回 作？业退 出开 始15.1.1 15.1.1 随机存储器随机存储器动态动态RAM的优点：电路结构简单，集成的优点：电路结构简单，集成度较高，比静态度较高，比静态RAM的功耗更低，速度的功耗更低，速度比静态比静态RAMRAM更高，价格比静态更便宜。因更高，价格比静态更便宜。因动态存储器靠电容来存储信息，由于总动态存储器靠电容来存储信息，由于总是存在有泄漏电流，故要求刷新。一般是存在有泄漏电流，故要求刷新。一般每隔每隔2 2毫秒刷新一次，这一任务通常由专毫秒刷新一次，这一任务通常由专门的刷新电路完成。另外，由于电容信门的刷新电路完成。另外，由于电容信息较弱，读出时需经放大器处理。息较弱，读出时需经放大器处理。主菜单回 退 前 进 最 后 返 回 作？业退 出开 始15.1.1 15.1.1 随机存储器随机存储器静态随机存储器（静态随机存储器（RAM）1.1.ROM的基本结构的基本结构 主菜单回 退 前 进 最 后 返 回 作？业退 出开 始15.1.2 15.1.2 只读存储器只读存储器图（图（a a）是）是ROM基本结构，基本结构，带带有有n个地址个地址输输入（地址入（地址线线）和）和m个数据个数据输输出（存出（存储储二二进进制制数的位数）的数的位数）的组组合合逻辑电逻辑电路。存路。存储储容量容量为为2nm位的位的ROM结结构框构框图图。ROM中存放的是中存放的是输输出与出与输输入之入之间间固定固定逻辑逻辑关系。如，关系。如，图图（b）是）是3输输入入4输输出，存出，存储储容量容量为为234位的位的 ROM的功能表。功能表可由的功能表。功能表可由组组合合逻辑电逻辑电路路实现实现，就数字，就数字电电路操作而言，可以路操作而言，可以把把ROMROM看作是带有一个控制端的三输入四输看作是带有一个控制端的三输入四输出的译码器。出的译码器。主菜单回 退 前 进 最 后 返 回 作？业退 出开 始15.1.2 15.1.2 只读存储器只读存储器图所示为图所示图所示为图所示ROM的电路结构图、简化的电路结构图、简化框图和电路点阵图。图（框图和电路点阵图。图（a）中）中W0-W7为译为译码器输出，称字线。在图码器输出，称字线。在图15.1.5 15.1.5（c c）中用）中用跨接有二极管的字线和位线（数据线）的交跨接有二极管的字线和位线（数据线）的交叉处（真值表中输出为叉处（真值表中输出为1 1）的点加小黑点表）的点加小黑点表示，简化了电路。这种与功能表有一一对应示，简化了电路。这种与功能表有一一对应关系的简化图称为关系的简化图称为“ROM电路点阵图电路点阵图”，又，又称称“ROM阵列逻辑图阵列逻辑图”。主菜单回 退 前 进 最 后 返 回 作？业退 出开 始15.1.2 15.1.2 只读存储器只读存储器只读存储器电路比只读存储器电路比RAM简单，故而集成度更简单，故而集成度更高，成本更低。且有一个重大优点是当电源高，成本更低。且有一个重大优点是当电源去掉以后，它的信息是不会丢失的。所以在去掉以后，它的信息是不会丢失的。所以在计算机中尽可能地把一些管理程序、监控程计算机中尽可能地把一些管理程序、监控程序、操作系统等一下重要程序放在序、操作系统等一下重要程序放在ROM中。中。主菜单回 退 前 进 最 后 返 回 作？业退 出开 始15.1.2 15.1.2 只读存储器只读存储器2.2.存储器的容量扩充存储器的容量扩充（1 1）位扩展）位扩展主菜单回 退 前 进 最 后 返 回 作？业退 出开 始15.1.2 15.1.2 只读存储器只读存储器主菜单回 退 前 进 最 后 返 回 作？业退 出开 始15.1.2 15.1.2 只读存储器只读存储器由由N字字11位位RAM构成构成N字字K位位RAM，称为，称为位扩展。图位扩展。图15.1.615.1.6所示是所示是4 4片容量为片容量为10241024字字11位位RAM，构成容量为，构成容量为10241024字字44位位RAM电路。其中电路。其中4 4个芯片的片选线个芯片的片选线 、地址线、地址线A0 0-A9 9、读写控制线分别、读写控制线分别 并联，而输入并联，而输入/输出输出 独立。独立。ROM没有没有 端，其他各端，其他各段连线方法与段连线方法与RAM的为扩展方法一样。的为扩展方法一样。（2 2）字扩展）字扩展主菜单回 退 前 进 最 后 返 回 作？业退 出开 始15.1.2 15.1.2 只读存储器只读存储器由由N字字11位位RAM构成构成M字字1位位RAM，称为，称为字扩展。图字扩展。图15.1.715.1.7所示是所示是4 4片容量为片容量为10241024字字11位构成位构成4102441024字字11位位RAM，即，即40964096字字11位位RAM的电路。其中的电路。其中4 4个芯片的地址线个芯片的地址线A0 0-A9 9、控制线、控制线、分别并联。一个分别并联。一个主菜单回 退 前 进 最 后 返 回 作？业退 出开 始15.1.2 15.1.2 只读存储器只读存储器辅助译码器（片选译码器）控制各片选线辅助译码器（片选译码器）控制各片选线 由地址线由地址线A1010、A1111译码后供给。译码后供给。早期可编程逻辑器件只有可编程只读逻早期可编程逻辑器件只有可编程只读逻辑器件（辑器件（PROMPROM）、可擦编程只读逻辑器件）、可擦编程只读逻辑器件(EPROM)(EPROM)和电可擦编程只读存储器和电可擦编程只读存储器(EEPROM)(EEPROM)三种。他们只能完成简单的数字逻辑功能。三种。他们只能完成简单的数字逻辑功能。其后出现了一类结构上稍复杂的可编程芯其后出现了一类结构上稍复杂的可编程芯片，即可编程逻辑器件（片，即可编程逻辑器件（PLDPLD），它能完成），它能完成各种数字逻辑功能。典型各种数字逻辑功能。典型PLDPLD由一由一与与门和一门和一或或门阵列组成，能以门阵列组成，能以与或与或式完成大量的组式完成大量的组合逻辑功能。合逻辑功能。主菜单回 退 前 进 最 后 返 回 作？业退 出开 始15.2 15.2 可编程逻辑器件可编程逻辑器件15.2.1 15.2.1 可编程逻辑器件简介可编程逻辑器件简介这阶段主要有可编程阵列逻辑（这阶段主要有可编程阵列逻辑（PALPAL）和通）和通用阵列逻辑（用阵列逻辑（GALGAL）。）。PALPAL由一个可编程的与由一个可编程的与平面和一个固定的或平面构成，或门的输出平面和一个固定的或平面构成，或门的输出可通过触发器有选择地被置为寄存状态。可通过触发器有选择地被置为寄存状态。GALGAL采用了采用了EEPROMEEPROM工艺，实现了电可擦除、工艺，实现了电可擦除、电可改写，其输出结构是可编程的逻辑宏单电可改写，其输出结构是可编程的逻辑宏单元，因而它的设计具有很强的灵活性。早期元，因而它的设计具有很强的灵活性。早期的的PLDPLD共同特点是可以实现速度特性较好的共同特点是可以实现速度特性较好的逻辑功能，但其过于简单的结构也使它们只逻辑功能，但其过于简单的结构也使它们只能实现规模小的电路。能实现规模小的电路。主菜单回 退 前 进 最 后 返 回 作？业退 出开 始15.2.1 15.2.1 可编程逻辑器件简介可编程逻辑器件简介为了弥补这一缺陷，为了弥补这一缺陷，2020世纪世纪8080年代中期，年代中期，AlteraAltera和和XilinxXilinx分别推出了类似于分别推出了类似于PALPAL结构结构的扩展性复杂可编程逻辑器（的扩展性复杂可编程逻辑器（CPLDCPLD）和与标）和与标准门阵列类似的现场可编程门阵列准门阵列类似的现场可编程门阵列(FPGA)(FPGA)，他们具有体系结构和逻辑单元灵活、集成度他们具有体系结构和逻辑单元灵活、集成度高以及适用范围宽等特点。这两种器件兼容高以及适用范围宽等特点。这两种器件兼容了了PLDPLD和通用门阵列的优点，可实现较大规和通用门阵列的优点，可实现较大规模的电路。几乎所有应用门阵列、模的电路。几乎所有应用门阵列、PLDPLD和中和中小规模通用数字集成电路的场合均可应用小规模通用数字集成电路的场合均可应用FPGAFPGA和和CPLDCPLD器件。器件。主菜单回 退 前 进 最 后 返 回 作？业退 出开 始15.2.1 15.2.1 可编程逻辑器件简介可编程逻辑器件简介CPLDCPLD主要由可编程逻辑宏单元主要由可编程逻辑宏单元PLDPLD围绕中心围绕中心的可编程互联矩阵单元组成，列构如图的可编程互联矩阵单元组成，列构如图 15.2.1 15.2.1 主菜单回 退 前 进 最 后 返 回 作？业退 出开 始15.2.1 15.2.1 可编程逻辑器件简介可编程逻辑器件简介FPGAFPGA是与是与CPLDCPLD相似的另外一种门阵列可编程相似的另外一种门阵列可编程芯片。如图所示。芯片。如图所示。主菜单回 退 前 进 最 后 返 回 作？业退 出开 始15.2.1 15.2.1 可编程逻辑器件简介可编程逻辑器件简介在此以比较流行的在此以比较流行的AlteraAltera公司生产的公司生产的MAX7000MAX7000系列器件为例，来介绍系列器件为例，来介绍CPLDCPLD的整体的整体结构。结构。MAX7000MAX7000是用是用CMOS EEPROMCMOS EEPROM单元实现逻单元实现逻辑函数的。用户可编程的辑函数的。用户可编程的MAX7000MAX7000结构可容结构可容纳各种各样，独立的组合逻辑和时序逻辑函纳各种各样，独立的组合逻辑和时序逻辑函数。在设计开发和调试阶段，数。在设计开发和调试阶段，MAX7000MAX7000器件器件可以快速而有效地重新编程，并保证可编程可以快速而有效地重新编程，并保证可编程擦除擦除100100次。次。MAX7000MAX7000系列的结构如图所示。系列的结构如图所示。主菜单回 退 前 进 最 后 返 回 作？业退 出开 始15.2.2 15.2.2 复杂可编程逻辑器件复杂可编程逻辑器件主菜单回 退 前 进 最 后 返 回 作？业退 出开 始15.2.2 15.2.2 复杂可编程逻辑器件复杂可编程逻辑器件图所示为图所示为MAX7128-48MAX7128-48模块，是一个供可编程模块，是一个供可编程逻辑设计者编程试验的功能模块。逻辑设计者编程试验的功能模块。主菜单回 退 前 进 最 后 返 回 作？业退 出开 始15.2.2 15.2.2 复杂可编程逻辑器件复杂可编程逻辑器件MAX7128MAX7128芯片引脚图如所示。图中黑实心引芯片引脚图如所示。图中黑实心引脚功能是确定的，不可被编程时用。脚功能是确定的，不可被编程时用。主菜单回 退 前 进 最 后 返 回 作？业退 出开 始15.2.2 15.2.2 复杂可编程逻辑器件复杂可编程逻辑器件MAX7000MAX7000系列由系列由AlteraMAX+plusAlteraMAX+plus开发系统开发系统支持。用户可使用支持。用户可使用MAX+plusMAX+plus软件对软件对AlteraAltera公司的逻辑器件进行编程、仿真和下载调试。公司的逻辑器件进行编程、仿真和下载调试。图所示为下载电缆图所示为下载电缆ByteBlasterByteBlaster该下载电缆该下载电缆是根据是根据AlteraAltera公司提供的下载原理制作的。公司提供的下载原理制作的。主菜单回 退 前 进 最 后 返 回 作？业退 出开 始15.2.2 15.2.2 复杂可编程逻辑器件复杂可编程逻辑器件ByteBlasterByteBlaster下载电缆与下载电缆与AlteraAltera公司的接口公司的接口一般是一般是1010芯的接口，芯的接口，ByteBlaster ByteBlaster顶视图如顶视图如图所示，图所示，1010芯连接信号如表。芯连接信号如表。主菜单回 退 前 进 最 后 返 回 作？业退 出开 始15.2.2 15.2.2 复杂可编程逻辑器件复杂可编程逻辑器件必须指出必须指出AlteraAltera的的MAX7000MAX7000系列系列CPLDCPLD是采用是采用接口方式对器件进行在系统编程的，在图中接口方式对器件进行在系统编程的，在图中与与ByteBlasterByteBlaster的的1010芯接口相连的是芯接口相连的是TCKTCK、TDOTDO、TMSTMS和和TDITDI四条四条主菜单回 退 前 进 最 后 返 回 作？业退 出开 始15.2.2 15.2.2 复杂可编程逻辑器件复杂可编程逻辑器件JATGJATG信号线。信号线。注：注：PSPS模式为被穿行下载模式；模式为被穿行下载模式；JATGJATG模式为接口方式对器件进行在系统编程模式为接口方式对器件进行在系统编程模式。模式。主菜单回 退 前 进 最 后 返 回 作？业退 出开 始15.2.2 15.2.2 复杂可编程逻辑器件复杂可编程逻辑器件现场可编程门阵列是除现场可编程门阵列是除CPLDCPLD外的另一大类外的另一大类PLDPLD。它是一种新型的高密度。它是一种新型的高密度PLDPLD，采用，采用CMOS-SRAMCMOS-SRAM工艺制作，内部由许多独立的可工艺制作，内部由许多独立的可编程逻辑模块组成，逻辑块之间可以灵活地编程逻辑模块组成，逻辑块之间可以灵活地相互连接，具有高密度、编程速度快、设计相互连接，具有高密度、编程速度快、设计灵活和可再配置设计能力等许多优点。采用灵活和可再配置设计能力等许多优点。采用这些结构的可编程逻辑器件有这些结构的可编程逻辑器件有AlteraAltera公司的公司的FLEXFLEX、ACEXACEX、APEXAPEX系列，系列，XILINXXILINX公司的公司的SpartanSpartan、VirtexVirtex系列。系列。主菜单回 退 前 进 最 后 返 回 作？业退 出开 始15.2.3 15.2.3 现场可编程门阵列现场可编程门阵列以以F FLEX l0KLEX l0K 为例，为例，F FLEX l0KLEX l0K主要由逻辑阵主要由逻辑阵列块列块(LAB)(LAB)、嵌入式阵列块（、嵌入式阵列块（EABEAB）、快速）、快速通道通道(Fast Track)(Fast Track)和和I IO O单元四部分组成。单元四部分组成。图是图是FLEX l0KFLEX l0K结构的方框图。由图可以看结构的方框图。由图可以看出，一组逻辑单元（出，一组逻辑单元（LELE）组成了一个）组成了一个LABLAB，LABLAB是排列成行和列的，每一行也包含一个是排列成行和列的，每一行也包含一个EABEAB。LABLAB和和EABEAB是由快速通道连接的。是由快速通道连接的。IOEIOE处于快速通道连线的行和列的两端。处于快速通道连线的行和列的两端。主菜单回 退 前 进 最 后 返 回 作？业退 出开 始15.2.3 15.2.3 现场可编程门阵列现场可编程门阵列主菜单回 退 前 进 最 后 返 回 作？业退 出开 始15.2.3 15.2.3 现场可编程门阵列现场可编程门阵列FLEX l0KFLEX l0K器件还提供了器件还提供了6 6个专用输入引脚个专用输入引脚,这这些引脚用来驱动锁存器的控制端，以确保控些引脚用来驱动锁存器的控制端，以确保控制信号高速、低偏移制信号高速、低偏移(1.2ns)(1.2ns)地有效分配。地有效分配。主菜单回 退 前 进 最 后 返 回 作？业退 出开 始15.2.3 15.2.3 现场可编程门阵列现场可编程门阵列AlteraAltera公司的公司的FPGAFPGA器件有两类配置下载方式：器件有两类配置下载方式：主动配置方式和被动配置方式。主动配置方主动配置方式和被动配置方式。主动配置方式由式由FPGAFPGA器件引导配置操作过程，它控制着器件引导配置操作过程，它控制着外部存储器和初始化过程；而被动配置方式外部存储器和初始化过程；而被动配置方式则由外部计算机或控制器控制配置过程。则由外部计算机或控制器控制配置过程。表所示为表所示为AlteraAltera系列器件的配置模式及典系列器件的配置模式及典型型 应用。应用。主菜单回 退 前 进 最 后 返 回 作？业退 出开 始15.2.3 15.2.3 现场可编程门阵列现场可编程门阵列本章作业本章作业第第1515章章 半导体存储器与半导体存储器与 可编程逻辑器件可编程逻辑器件、结束END第第1515章章 半导体存储器与半导体存储器与 可编程逻辑器件可编程逻辑器件作？业退 出主菜单开 始 回 退 前 进 最 后 返 回