MOS集成电路的基本制造工艺.pptx

1.1.双极集成电路的基本工艺双极集成电路的基本工艺2.双极集成电路中元件结构双极集成电路中元件结构第1页/共67页2023/2/5pn+n-epin+P-Sin+-BLCBESP+P+双极集成电路的基本工艺第2页/共67页2023/2/5P-SiTepiCBEpn+n-epin+P-SiP+P+Sn+-BLTepiAATBL-uptepi-oxxmcxjc四层三结结构的双极晶体管双极集成电路中元件结构第3页/共67页2023/2/5ECB第4页/共67页相关知识点隐埋层的作用、电隔离的概念、寄生晶体管隐埋层的作用、电隔离的概念、寄生晶体管第5页/共67页 MOSMOSMOSMOS集成电路的工艺集成电路的工艺集成电路的工艺集成电路的工艺 P P P P阱阱阱阱CMOSCMOSCMOSCMOS工艺工艺工艺工艺 BiCMOSBiCMOSBiCMOSBiCMOS集成电路的工艺集成电路的工艺集成电路的工艺集成电路的工艺 N N N N阱阱阱阱CMOSCMOSCMOSCMOS工艺工艺工艺工艺 双阱双阱双阱双阱CMOSCMOSCMOSCMOS工艺工艺工艺工艺第6页/共67页2023/2/5MOS晶体管的动作 MOS晶体管实质上是一种使电流时而流过，时而切断的开关开关n+n+P型硅基板栅极（金属）绝缘层（SiO2）半导体基板漏极源极N N沟沟MOSMOS晶体管的基本结构晶体管的基本结构源极(S)漏极(D)栅极(G)第7页/共67页2023/2/5silicon substratesourcedraingategateoxideoxideoxideoxidetop nitridemetal connection to sourcemetal connection to gatemetal connection to drainpolysilicon gatedoped siliconfield oxidegate oxideMOS晶体管的立体结构第8页/共67页2023/2/5在硅衬底上制作在硅衬底上制作MOSMOS晶体管晶体管silicon substrate第9页/共67页2023/2/5silicon substrateoxideoxidefield oxide第10页/共67页2023/2/5silicon substrateoxideoxidephotoresistphotoresist第11页/共67页2023/2/5Shadow on photoresistphotoresistphotoresistExposed area of photoresistChrome platedglass maskUltraviolet Lightsilicon substrateoxideoxide第12页/共67页2023/2/5非感光区域silicon substrate感光区域oxideoxidephotoresistphotoresist第13页/共67页2023/2/5Shadow on photoresistsilicon substrateoxideoxidephotoresistphotoresistphotoresist显影显影第14页/共67页2023/2/5silicon substrateoxideoxideoxideoxidesilicon substratephotoresistphotoresist腐蚀第15页/共67页2023/2/5silicon substrateoxideoxideoxideoxidesilicon substratefield oxide去胶第16页/共67页2023/2/5silicon substrateoxideoxideoxideoxidegate oxidegate oxidethin oxide layer第17页/共67页2023/2/5silicon substrateoxideoxideoxideoxidepolysiliconpolysilicongate oxide第18页/共67页2023/2/5silicon substrateoxideoxideoxideoxidegategategateultra-thin gate oxidepolysilicongate第19页/共67页2023/2/5silicon substrateoxideoxideoxideoxidegategategatephotoresistphotoresistScanning direction of ion beamimplanted ions in active region of transistorsImplanted ions in photoresist to be removed during resist strip.sourcedrainion beam第20页/共67页2023/2/5silicon substrateoxideoxideoxideoxidegategategatesourcedraindoped silicon第21页/共67页2023/2/5自对准工艺1.1.在有源区上覆盖一层薄氧化层在有源区上覆盖一层薄氧化层2.2.淀积多晶硅，用多晶硅栅极版淀积多晶硅，用多晶硅栅极版图刻蚀多晶硅图刻蚀多晶硅3.3.以多晶硅栅极图形为掩膜板，以多晶硅栅极图形为掩膜板，刻蚀氧化膜刻蚀氧化膜4.4.离子注入离子注入第22页/共67页2023/2/5silicon substratesourcedraingategate第23页/共67页2023/2/5silicon substrategategatecontact holesdrainsource第24页/共67页2023/2/5silicon substrategategatecontact holesdrainsource第25页/共67页2023/2/5完整的简单MOS晶体管结构silicon substratesourcedraingategateoxideoxideoxideoxidetop nitridemetal connection to sourcemetal connection to gatemetal connection to drainpolysilicon gatedoped siliconfield oxidegate oxide第26页/共67页2023/2/5CMOSFETP型 si subn+gategateoxideoxiden+gategateoxideoxideoxideoxidep+p+第27页/共67页2023/2/5VDDP阱工艺N阱工艺双阱工艺P-P+P+N+N+P+N+VSSVOUTVINVDDN-P+P+N+N+P+N+VSSVOUTVINVDDP-P+P+N+N+P+N+VSSVOUTVINN-SiP-SiN-I-SiN+-Si第28页/共67页2023/2/5 掩膜掩膜1 1：P P阱光刻阱光刻P-wellP-well N+N+P+P+N+P+N-SiP第29页/共67页2023/2/5具体步骤如下：1生长二氧化硅（湿法氧化）：Si(固体)+2H2O SiO2（固体）+2H2第30页/共67页2023/2/5第31页/共67页2023/2/52P阱光刻：涂胶涂胶腌膜对准腌膜对准曝光曝光光源显影显影第32页/共67页2023/2/5第33页/共67页2023/2/5硼掺杂（离子注入）硼掺杂（离子注入）刻蚀（等离子体刻蚀）刻蚀（等离子体刻蚀）去胶去胶P+去除氧化膜去除氧化膜P-well3P阱掺杂：第34页/共67页2023/2/5第35页/共67页2023/2/5离子源离子源高压高压电源电源电流积分器离子束离子束第36页/共67页2023/2/5 掩膜掩膜2 2：光刻有源区光刻有源区有源区：nMOS、PMOS 晶体管形成的区域P+N+N+P+N-SiP-wellP-wellP-well 淀积氮化硅淀积氮化硅 光刻有源区光刻有源区 场区氧化场区氧化 去除有源区氮化硅及二氧化硅去除有源区氮化硅及二氧化硅SiO2隔离岛第37页/共67页2023/2/5有源区有源区depositednitride layer有源区光刻板N型p型MOS制作区域(漏-栅-源)第38页/共67页2023/2/5P-well1.淀积氮化硅：氧化膜生长（湿法氧化）P-well氮化膜生长P-well涂胶P-well对版曝光有源区光刻板2.光刻有源区：第39页/共67页2023/2/5P-well显影P-well氮化硅刻蚀去胶3.场区氧化：P-well场区氧化（湿法氧化）P-well去除氮化硅薄膜及有源区SiO2第40页/共67页2023/2/5掩膜掩膜3 3：光刻多晶硅光刻多晶硅P-well去除氮化硅薄膜及有源区SiO2P-wellP+N+N+P+N-SiP-well栅极氧化膜多晶硅栅极 生长栅极氧化膜生长栅极氧化膜 淀积多晶硅淀积多晶硅 光刻多晶硅光刻多晶硅第41页/共67页2023/2/5P-well生长栅极氧化膜P-well淀积多晶硅P-well涂胶光刻多晶硅光刻板P-well多晶硅刻蚀第42页/共67页2023/2/5掩膜4 ：P+区光刻 1、P+区光刻 2、离子注入B+，栅区有多晶硅做掩蔽，称为硅栅自对准工艺。3、去胶P-wellP+N+N+P+N-SiP-wellP-wellP+P+第43页/共67页2023/2/5P-wellP+P-wellP+P+硼离子注入去胶第44页/共67页2023/2/5掩膜5 ：N+区光刻 1、N+区光刻 2、离子注入P+，栅区有多晶硅做掩蔽，称为硅栅自对准工艺。3、去胶P-wellP+N+N+P+N-SiP-wellP-wellP+P+N+N+第45页/共67页2023/2/5P-wellN+P-wellP+P+磷离子注入去胶P+P+N+N+第46页/共67页2023/2/5掩膜6 ：光刻接触孔1、淀积PSG.2、光刻接触孔3、刻蚀接触孔P-wellP+N+N+P+N-SiP-wellP-wellP+P+N+N+磷硅玻璃（PSG)第47页/共67页2023/2/5掩膜6 ：光刻接触孔P-wellP+P+N+N+淀积PSGP-wellP+P+N+N+光刻接触孔P-wellP+P+N+N+刻蚀接触孔P-wellP+P+N+N+去胶第48页/共67页2023/2/5第49页/共67页2023/2/5掩膜7 ：光刻铝线1、淀积铝.2、光刻铝3、去胶P-wellP-wellP+P+N+N+第50页/共67页2023/2/5P-wellP+P+N+N+铝线PSG场氧栅极氧化膜P+区P-wellN-型硅极板多晶硅N+区第51页/共67页2023/2/5Example:Intel 0.25 micron Process5 metal layersTi/Al-Cu/Ti/TiNPolysilicon dielectric第52页/共67页2023/2/5Interconnect Impact on Chip第53页/共67页2023/2/5掩膜8：刻钝化孔CircuitPADCHIP第54页/共67页双阱标准CMOS工艺P+p-epip welln wellp+n+gate oxideAl(Cu)tungstenSiO2SiO2TiSi2field oxide增加器件密度防止寄生晶体管效应（闩锁效应）第55页/共67页p-epiP阱n+STITiSi2STI深亚微米CMOS晶体管结构STISTISTIN阱n-n+n-p+p-p+p-源/漏扩展区浅槽隔离侧墙多晶硅硅化物第56页/共67页2023/2/5功耗功耗驱动能力驱动能力CMOS双极型双极型Bi-CMOSBiCMOS集成电路工艺第57页/共67页2023/2/5BiCMOS工艺分类以CMOS工艺为基础的BiCMOS工艺以双极工艺为基础的BiCMOS工艺。第58页/共67页2023/2/5以P阱CMOS工艺为基础的BiCMOS工艺NPN晶体管电流增益小；集电极的串联电阻很大;NPN管C极只能接固定电位，从而限制了NPN管的使用第59页/共67页2023/2/5以N阱CMOS工艺为基础的BiCMOS工艺NPN具有较薄的基区，提高了其性能；N阱使得NPN管C极与衬底隔开，可根据电路需要接电位集电极串联电阻还是太大，影响双极器件的驱动能力在现有在现有N阱阱CMOS工艺上增加一块掩膜板工艺上增加一块掩膜板第60页/共67页2023/2/5 以N阱CMOS工艺为基础的改进BiCMOS工艺使NPN管的集电极串联电阻减小5 6倍；使CMOS器件的抗闩锁性能大大提高第61页/共67页2023/2/5三、后部封装（在另外厂房）（1）背面减薄（2）切片（3）粘片（4）压焊：金丝球焊（5）切筋（6）整形（7）密封（8）沾锡：保证管脚的电学接触（9）老化（10）成测（11）打印、包装第62页/共67页2023/2/5金丝劈加热压焊第63页/共67页2023/2/5三、后部封装（在另外厂房）第64页/共67页2023/2/5第65页/共67页2023/2/5作业：作业：作业：作业：1.课本P14，1.2题2.下图是NMOS晶体管的立体结构图，请 标出各区域名称及掺杂类型，并画出这个器件的版图（包括接触孔和金属线）。3.名词解释：MOS NMOS PMOS CMOS 场氧、有源区、硅栅自对准工艺第66页/共67页2023/2/5感谢您的观看。第67页/共67页