欢迎来到淘文阁 - 分享文档赚钱的网站! | 帮助中心 好文档才是您的得力助手!
淘文阁 - 分享文档赚钱的网站
全部分类
  • 研究报告>
  • 管理文献>
  • 标准材料>
  • 技术资料>
  • 教育专区>
  • 应用文书>
  • 生活休闲>
  • 考试试题>
  • pptx模板>
  • 工商注册>
  • 期刊短文>
  • 图片设计>
  • ImageVerifierCode 换一换

    实验三用状态机实现序列检测器的设计课件.ppt

    • 资源ID:79022837       资源大小:379.01KB        全文页数:20页
    • 资源格式: PPT        下载积分:20金币
    快捷下载 游客一键下载
    会员登录下载
    微信登录下载
    三方登录下载: 微信开放平台登录   QQ登录  
    二维码
    微信扫一扫登录
    下载资源需要20金币
    邮箱/手机:
    温馨提示:
    快捷下载时,用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)。
    如填写123,账号就是123,密码也是123。
    支付方式: 支付宝    微信支付   
    验证码:   换一换

     
    账号:
    密码:
    验证码:   换一换
      忘记密码?
        
    友情提示
    2、PDF文件下载后,可能会被浏览器默认打开,此种情况可以点击浏览器菜单,保存网页到桌面,就可以正常下载了。
    3、本站不支持迅雷下载,请使用电脑自带的IE浏览器,或者360浏览器、谷歌浏览器下载即可。
    4、本站资源下载后的文档和图纸-无水印,预览文档经过压缩,下载后原文更清晰。
    5、试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓。

    实验三用状态机实现序列检测器的设计课件.ppt

    实验三 用状态机实现序列检测器的设计 上网查询资料,复习数字电子技术教材,理解有限状态机的概念。有限状态机的状态图的画法及其含义。任务分析本次实验的核心是:应用有限状态机设计思路,检测输入的串行数据是否是”11100101”。根据下载电路板的资源,拟用SW3-SW0,J4接口的E8,F8,C7,D7作为系统输入(系统由此需要设计一个8bits并行数据转串行的模块)一个7段数码显示译码器作为检测结果的输出显示,如果串行序列为”11100101”,显示a,否则显示b(系统需要设计一个7段数码显示译码器模块)为了显示可控,清晰,拟用V16,D18实现时钟,复位信号的输入。本实验由顶层文件、串行检测、并行数据转串行、数码管显示四个模块组成设计参考顶层模块并转串模块串行检测模块数码管显示模块并行8bits数据clk串行数据4bits数据reset7bits数据系统任务要求系统主要包括3个模块:1)并行数据转串行数据模块(xulie.v)2)串行检测模块(schk.v)3)数码管显示模块(decled7s.v)由于需要用按键V16作为时钟输入,按键D18作为系统复位输入,所以需调用实验二中应用的消抖模块,对两个按键输入信号进行消抖。系统任务要求并行数据转串行数据模块(xulie.v),串行检测模块(schk.v)均采用有限状态机的描述方式。并行数据转串行数据模块(xulie.v)功能描述:可以异步复位,可以在时钟控制下,将并行输入数据din7:0,按照din7,din6,din5,din4,din3,din2,din1,din0的顺序输出至串行检测模块的输入端口din。根据设计要求,先画出并行数据转串行数据模块的状态转移图,并写出HDL代码。比较实验指导书提供并行数据转串行数据模块的参考代码,总结有限状态机的HDL设计方法。系统任务要求串行检测模块(schk.v)输入信号输入信号:DIN-1bit的串行输入数据 CLK-同步输入时钟 CLR-异步清零信号,当CLR=1,系统输出置0,否则,系统正常工作输出信号输出信号:AB-4bits数据,如果系统检测到“11100101”这8bit的输入,AB=4b1010,否则,AB=4b1011.系统任务要求串行检测模块(schk.v)画出串行检测模块(schk.v)的状态转移图,并自行设计HDL源代码。用Verilog HDL设计数码管驱动电路、系统顶层电路。1、构建一个工程名为XULIEQI的工程由File-New Project Wizard,弹出对话框,设置文件夹目录,Project名称。注意,1)不能将文件夹放置与软件安装目录下,应放在DATA盘上2)要求以自己的学号作为文件夹名3)顶层模块的类型选为HDL正确选择器件和EDA工具,本次实验仍采用ISE自带的综合、仿真工具,按next,继续建立工程后,开始分别设计1)并行数据转串行数据模块(xulie.v)2)串行检测模块(schk.v)3)数码管显示模块(decled7s.v)设计输入选择Verilog Module,并输入合法文件名设计输入在文本编辑窗口输入代码设计处理设计处理环节进行综合、功能仿真、时序仿真等处理设计处理在sources窗口选中待综合模块cnt10,在process窗口双击Synthesize-XST综合完后可以双击Synthesize-XST下的View RTL Schematic,得到综合后的电路图。1、综合:功能仿真1)建立仿真激励文件功能仿真考虑完备性测试和减短仿真耗时,将时钟周期改为100ns,测试文件时间长度2000ns2、仿照schk的设计方法,再分别设计xulie和decled7s两个verilogHDL模块,并分别进行功能仿真和时序仿真,对仿真结果进行分析。注:编写数码管显示程序(decl7s.v)来显示A或B状态。已知数码管为共阴级连接。输入(输入(4bits)输出(输出(7bits)显示内容显示内容4b10107b 1110111a4b10117b1111100b4b00007b10000000提示:可以在default分支选用显示“0”。3、按照前述子模块的相同的设计步骤完成,创建顶层文件,并进行综合,功能仿真,时序仿真,验证程序后,下载。连接输入信号到FPGA,改变拨动开关和按键,观察结果

    注意事项

    本文(实验三用状态机实现序列检测器的设计课件.ppt)为本站会员(飞****2)主动上传,淘文阁 - 分享文档赚钱的网站仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知淘文阁 - 分享文档赚钱的网站(点击联系客服),我们立即给予删除!

    温馨提示:如果因为网速或其他原因下载失败请重新下载,重复下载不扣分。




    关于淘文阁 - 版权申诉 - 用户使用规则 - 积分规则 - 联系我们

    本站为文档C TO C交易模式,本站只提供存储空间、用户上传的文档直接被用户下载,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有。本站仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。若文档所含内容侵犯了您的版权或隐私,请立即通知淘文阁网,我们立即给予删除!客服QQ:136780468 微信:18945177775 电话:18904686070

    工信部备案号:黑ICP备15003705号 © 2020-2023 www.taowenge.com 淘文阁 

    收起
    展开