计算机组成原理期末复习资料汇总11719.pdf

-计算机组成原理?期末复习资料汇总 一、名词解释 微程序：是指能实现一条机器指令功能的微指令序列。微指令：在机器的一个 CPU 周期，一组实现一定操作功能的微命令的组合。微操作：执行部件在微命令的控制下所进展的操作。加减交替法：除法运算处理中对恢复余数法来说，当余数为正时，商“1，余数左移一位，减除数；当余数为负时，商“0，余数左移一位，加除数。有效地址：EA 是一 16 位无符号数，表示操作数所在单元到段首的距离即逻辑地址的偏移地址.形式地址：指令中地址码字段给出的地址，对形式地址的进一步计算可以得到操作数的实际地址。相容性微操作：在同一 CPU 周期中，可以并行执行的微操作。相斥性微操作：在同一 CPU 周期中，不可以并行执行的微操作。PLA：Programmable Logic Arrays，可编程逻辑阵列。PAL：Programmable Array Logic，可编程阵列逻辑。GAL：Generic Array Logic，通用阵列逻辑。CPU：Central Processing Unit，中央处理器。一块超大规模的集成电路，是一台计算机的运算核心和控制核心。RISC：Reduced Instruction Set puter，精简指令系统计算机。CISC：ple*Instruction Set puter，复杂指令系统计算机。ALU：Arithmetic Logic Unit，算术逻辑单元。CPU 执行单元，用来完成算术逻辑运算。二、选择题 1.没有外存储器的计算机监控程序可以存放在(B)。ARAMBROMCRAM 和 ROMDCPU 2.完整的计算机系统应包括 D。A运算器存储器控制器 B外部设备和主机 C主机和使用程序 D配套的硬件设备和软件系统 3.在机器数 BC 中，零的表示形式是唯一的。A原码 B补码 C移码 D反码-4.在定点二进制运算器中，减法运算一般通过D 来实现。A原码运算的二进制减法器 B补码运算的二进制减法器 C原码运算的十进制加法器 D补码运算的二进制加法器 5.*存放器中的值有时是地址，因此只有计算机的C才能识别它。A 译码器 B 判断程序 C 指令 D 时序信号 6.以下数中最小的数为 C。A1010012B528C101001BCDD23316 7.假设浮点数用补码表示，则判断运算结果是否为规格化数的方法是 C。A阶符与数符一样为规格化数 B阶符与数符相异为规格化数 C数符与尾数小数点后第一位数字相异为规格化数 D数符与尾数小数点后第一位数字一样为规格化数 8.补码加减法是指C。A操作数用补码表示，两数尾数相加减，符号位单独处理，减法用加法代替 B操作数用补码表示，符号位与尾数一起参与运算，结果的符号与加减一样 C操作数用补码表示，连同符号位直接相加减，减*数用加*数的补码代替，结果的符号在运算中形成 D操作数用补码表示，由数符决定两尾数的操作，符号位单独处理 9.运算器虽然由许多部件组成，但核心部件是B。A数据总线 B算术逻辑运算单元 C多路开关 D累加存放器 10.指令系统中采用不同寻址方式的目的主要是 B。A实现存储程序和程序控制 B缩短指令长度，扩大寻址空间，提高编程灵活性 C可以直接外存 D提供扩展操作码的可能并降低指令译码难度 11.指令的寻址方式有顺序和跳转两种方式，采用跳转寻址方式，可以实现D。A 堆栈寻址 B 程序的条件转移 C 程序的无条件转移 D 程序的条件转移或无条件转移 12.微程序控制器中，机器指令与微指令的关系是 B。A每一条机器指令由一条微指令来执行 B每一条机器指令由一段由微指令编程的微程序来解释执行 C一段机器指令组成的程序可由一条微指令来执行 D一条微指令由假设干个机器指令组成 13.用以指定将要执行的指令所在地址的是B。A 指令存放器 B程序计数器 C数据存放器 D累加器 14.常用的虚拟存储系统由 B 两级存储器组成，其中辅存是大容量的磁外表存储器。-Acache-主存 B主存-辅存 Ccache-辅存 D通用存放器-cache 15.RISC 访指令中，操作数的物理位置一般安排在D。A栈顶和次栈顶 B两个主存单元 C一个主存单元和一个通用存放器 D两个通用存放器 16.CPU 中跟踪指令后继地址的存放器是C 。A地址存放器 B指令计数器 C程序计数器 D指令存放器 17.单级中断系统中，CPU 一旦响应中断，立即关闭 C 标志，以防止本次中断效劳完毕前同级的其他中断源产生另一次中断进展干扰。A中断允许 B中断请求 C中断屏蔽 DDMA 请求 18.下面操作中应该由特权指令完成的是 B 。A设置定时器的初值 B从用户模式切换到管理员模式 C开定时器中断 D关中断 19.主存贮器和 CPU 之间增加 cache 的目的是A。A解决 CPU 和主存之间的速度匹配问题 B扩大主存贮器容量 C扩大 CPU 用存放器的数量 D既扩大主存贮器容量，又扩大 CPU 用存放器的数量 20.单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用C。A堆栈寻址方式 B立即寻址方式 C隐含寻址方式 D间接寻址方式 21.为了便于实现多级中断，保存现场信息最有效的方法是采用B。A通用存放器 B堆栈 C存储器 D外存 22.*DRAM芯片，其存储容量为512K8位，该芯片的地址线和数据线的数目是 D 。A8，512 B512，8 C18，8 D19，8 解析：存的地址线跟存的容量有关，类似于有 1 万个人有，就至少得 5 位一样，只不过区别是电脑部用二进制而不是十进制。存的容量有多少，是用多少个二进制数表示，则地址线的条数就是多少个，比方容量是 4 位的，用两个 2 进制数表述，则地址线就是 2 条，8位的，用三个 2 进制数表示，地址线就应该是 3 条，这样推下来，容容量是能用多少个二进制数表示，相当于 1 个二进制数的 2 的多少次，则地址条数就是多少。512k 应该指的是 512KB，相当于 4Mb按照 1 比 8 换算，需要用 22 位二进制数表示，相当于 2的 22 次，所以用 22 条地址线。数据线指一次传输的数据的宽度，8 位的宽度应该用 8根数据线。23.定点运算器用来进展B。A十进制加法运算 B定点数运算 C浮点数运算 D既进展定点数运算也进展浮点数运算 24.直接间接立即 3 种寻址方式指令的执行速度，由快至慢的排序是C。A直接立即间接 B直接间接立即-C立即直接间接 D立即间接直接 25.存放器间接寻址方式中，操作数处在B。A通用存放器 B主存单元 C程序计数器 D堆栈 26.微指令执行的顺序控制问题，实际上是如何确定下一条微指令的地址问题。通常采用的一种方法是断定方式，其根本思想是C。A用程序计数器 PC 来产生后继微指令地址 B用微程序计数器 PC 来产生后继微指令地址 C 通过微指令顺序控制地段由设计者指定或者由设计者指定的判断字段控制产生后继微指令地址 D通过指令中指定一个专门字段来控制产生后继微指令地址 27.两补码相加，采用 1 位符号位，当 D 时，表示结果溢出。A.符号位有进位 B.符号位进位和最高数位进位异或结果为 0 C.符号位为 1D.符号位进位和最高数位进位异或结果为 1 28.*单片机字长 32 位，其存储容量为 4MB。假设按字编址，它的寻址围是 A 。A1M B4MB C4M D1MB 解析问题：1*计算机字长为 32 位,其存储容量为 16MB,假设按双字编址,它的寻址围是多少 2*机字长为 32 位,存储容量为 64MB,假设按字节编址.它的寻址围是多少?解答：我的方法是全部换算成 1 位 2 进制的根本单元来算。先计算总容量，如第一题中是 16mb 中，一 B 为 8 位，也就是 8 个一位根本单元组成，16M=224 位=224 个一位根本单元。所以总的根本单元是 224*8。一个字长是 n 位，就是说一个字是由 n 个一位根本单元组成。按照字来编址就是说由一个字所包含的一位根本单元的个数作为一个地址单元，它对应一个地址。同理，双字编址就是两个字所包含的的根本单元数作为一个地址单元。由于一个字节1B永远是 8 位，所以按字节编址永远是 8 个一位根本单元作为一个地址单元。寻址围就是说总共有多少个这样的地址。第一题中一个字长是 32 位，对于按字编址来说一个地址单元有 32 个根本单元，按双字编址则是一个地址单元有 64 个，按字节是 8 个，总容量是 224*8 个。所以按字编址的地址数是 224*8/32 个，按双字是 224*8/64 个，按字节是 224*8/8 个。因此，第一题答案是 221=2M。同理，第二题答案是 226*8/8=226=64M。29.*SRAM 芯片，其容量为 1M8 位，除电源和接地端外，控制端有 E 和 R/W*，该芯片的管脚引出线数目是D。A20 B28 C30 D32 这个题目其实就是要计算地址总线和数据总线的引脚数。既然是 8 位宽带，那数据线引脚就要 8 个，1M 个存储单元需要 20 根地址线，因为 2 的 20 次方等于 1M，所以这个芯片的引脚数目至少为 1+1+1+1+8+20=32电源+地+E+R/W+数据线+地址线 30.存储单元是指 B。-A存放 1 个二进制信息位的存储元 B存放 1 个机器字的所有存储元集合 C存放 1 个字节的所有存储元集合 D存放 2 个字节的所有存储元集合 31.指令周期是指C。ACPU 从主存取出一条指令的时间 BCPU 执行一条指令的时间 CCPU 从主存取出一条指令加上执行一条指令的时间 D时钟周期时间 32.中断向量地址是 C。A子程序入口地址 B中断效劳程序入口地址 C中断效劳程序入口地址指示器 D例行程序入口地址 33.从信息流的传输速度来看，A 系统工作效率最低。A单总线 B双总线 C三总线 D多总线 34.同步控制是 C。A只适用于 CPU 控制的方式 B只适用于外围设备控制的方式 C由统一时序信号控制的方式 D所有指令执行时间都一样的方式 35.采用 DMA 方式传送数据时，每传送一个数据，就要占用一个 C 的时间。A指令周期 B机器周期 C存储周期 D总线周期 36.计算机硬件能直接执行的是 C。A符号语言 B汇编语言 C机器语言 D机器语言和汇编语言 37.运算器的核心部件是 C 。A数据总线 B数据选择器 C算术逻辑运算部件 D累加存放器 38.对于存储器主要作用，下面说法是正确C。A存放程序 B存放数据 C存放程序和数据 D存放微程序 39.至今为止，计算机中所含所有信息仍以二进制方式表示，其原因是C 。A节约元件 B运算速度快 C物理器件性能决定 D信息处理方便 40.CPU 中有假设干存放器，其中存放存储器中数据的存放器是 A 。A地址存放器 B程序计数器 C数据存放器 D指令存放器 41.CPU 中有假设干存放器，其中存放机器指令的存放器是 D 。A地址存放器 B程序计数器 C指令存放器 D数据存放器 42.CPU中有假设干存放器，存放CPU将要执行的下一条指令地址的存放器是 C 。A地址存放器 B数据存放器 C程序计数器 D指令存放器 43.CPU 中程序状态存放器中的各个状态标志位是依据 C 来置位的。ACPU 已执行的指令 BCPU 将要执行的指令 C算术逻辑部件上次的运算结果 D累加器中的数据-44.为协调计算机各部件的工作，需要 B 来提供统一的时钟。A总线缓冲器 B时钟发生器 C总线控制器 D操作命令发生器 45.能发现两位错误并能纠正一位错的编码是(A )。A海明码 BCRC 码 C偶校验码 D奇校验码 46.以下存储器中，速度最慢的是C 。A半导体存储器 B光盘存储器 C磁带存储器 D硬盘存储器 47.以下部件设备中，存取速度最快的是(B )。A光盘存储器 BCPU 的存放器 C软盘存储器 D硬盘存储器 48.*一 SRAM 芯片，容量为 16K1 位，则其地址线条数下面哪项正确(C )。A18 根 B16K 根 C14 根 D22 根 49.计算机的存储器采用分级存储体系的目的是D 。A便于读写数据 B减小机箱的体积 C便于系统升级 D解决存储容量价格与存取速度间的矛盾 50.在 Cache 的地址映射中，假设主存中的任意一块均可映射到 Cache 的任意一快的位置上，下面哪项符合这种特点 B 。A直接映射 B全相联映射 C组相联映射 D混合映射 51.指令系统中采用不同寻址方式的目的主要是 B 。A.实现程序控制和快速查找存储器地址 B.缩短指令长度，扩大寻址空间，提高编程灵活性 C.可以直接主存和外存 D.降低指令译码难度 52.CPU 组成中不包括 D 。A指令存放器 B地址存放器 C指令译码器 D地址译码器 53.程序计数器 PC 在下面C 部件中。A运算器 B存储器 C控制器 DI/O 接口 54.CPU 通用存放器的位数取决于B 。A存储器容量 B机器字长 C指令的长度 DCPU 的管脚数 55.以硬件逻辑电路方式构成的控制器又称为 B 。A存储逻辑型控制器 B组合逻辑型控制器 C微程序控制器 D运算器-56.直接转移指令的功能是将指令中的地址代码送入 C 部件中。A累加器 B地址存放器 CPC 存放器 D存储器 57.状态存放器用来存放 B。A算术运算结果 B算术逻辑运算及测试指令的结果状态 C运算类型 D逻辑运算结果 58.微程序放在D 。A指令存放器 BRAM C存 D控制存储器 59.主机，外设不能并行工作的方式是B 。A中断方式 B程序查询方式 C通道方式 DDMA 方式 60.制止中断的功能可由 D 来完成。A中断触发器 B中断制止触发器 C中断屏蔽触发器 D中断允许触发器 61.在微机系统中，主机与高速硬盘进展数据交换一般用 C。A程序中断控制 B程序直接控制 CDMA 方式 D通道方式 62.DMA 方式数据的传送是以(C )为单位进展的。A字节 B字 C数据块 D位 63.DMA 方式在(A )之间建立的直接数据通路。A主存与外设 BCPU 与外设 C外设与外设 DCPU 与主存 64.诺依曼机工作方式的根本特点是 B 。A多指令流单数据流 B按地址并顺序执行指令 C堆栈操作 D存储器按部选择地址 65.针对 8 位二进制数，以下说法中正确的选项是(B )。A127 的补码为 10000000 B127 的反码等于 0 的移码 C1 的移码等于127 的反码 D0 的补码等于1 的反码 66.计算机系统中采用补码运算的目的是为了C 。A与手工运算方式保持一致 B提高运算速度 C简化计算机的设计 D提高运算的精度 67.长度一样但格式不同的 2 种浮点数，假设前者阶码长尾数短，后者阶码短尾数长，其他规定均一样，则它们可表示的数的围和精度为 B 。A两者可表示的数的围和精度一样-B前者可表示的数的围大但精度低 C后者可表示的数的围大且精度高 D前者可表示的数的围大且精度高 68.在浮点数原码运算时，判定结果为规格化数的条件是 D 。A阶的符号位与尾数的符号位不同 B尾数的符号位与最高数值位一样 C尾数的符号位与最高数值位不同 D尾数的最高数值位为 1 69.假设浮点数用补码表示，则判断运算结果是否为规格化数的方法是C 。A阶符与数符一样 B阶符与数符相异 C数符与尾数小数点后第 1 位数字相异 D数符与尾数小数点后第 1 位数字一样 70.在定点运算器中，无论采用双符号位还是单符号位，必须有 C ，它一般用来实现。A译码电路，与非门 B编码电路，或非门 C溢出判断电路，异或门 D移位电路，与或非门 71.在定点数运算中产生溢出的原因是 C 。A运算过程中最高位产生了进位或借位 B参加运算的操作数超出了机器的表示围 C运算的结果超出了机器的表示围 D存放器的位数太少，不得不舍弃最低有效位 72.存储周期是指 C。A存储器的读出时间 B存储器的写入时间 C存储器进展连续读和写操作所允许的最短时间间隔 D存储器进展连续写操作所允许的最短时间间隔 73.和外存储器相比，存储器的特点是C 。A容量大，速度快，本钱低 B容量大，速度慢，本钱高 C容量小，速度快，本钱高 D容量小，速度快，本钱低 74.*计算机字长 16 位，它的存储容量 64KB，假设按字编址，则它的寻址围是B 。A064K B032K C064KB D032KB 75.*SRAM 芯片，其存储容量为 64K16 位，该芯片的地址线和数据线数目为 D 。A64,16 B16,64 C64,8 D16,16-76.*DRAM 芯片，其存储容量为 512K8 位，该芯片的地址线和数据线数目为D。A8,512 B512,8 C18,8 D19，8 77.*机字长 32 位，存储容量 1MB，假设按字编址，它的寻址围是C 。A01M B0512KB C0256K D0256KB 78.*计算机字长 32 位，其存储容量为 4MB，假设按字编址，它的寻址围是 A 。A01M B04MB C04M D01MB 79.*计算机字长 32 位，其存储容量为 4MB，假设按半字编址，它的寻址围是 C 。A04MB B02MB C02M D01MB 80.*计算机字长为为 32 位，其存储容量为 16MB，假设按双字编址，它的寻址围是 B 。A016MB B08M C08MB D016MB 81.*SRAM 芯片，其容量为 5128 位，加上电源端和接地端，该芯片引出线的最小数目应为D 。A23 B25 C50 D19 82.在虚拟存储器中，当程序在执行时，D 完成地址映射。A程序员 B编译器 C装入程序 D操作系统 83.虚拟段页式存储管理方案的特点为(D )。A空间浪费大存储共享不易存储保护容易不能动态连接 B空间浪费小存储共享容易存储保护不易不能动态连接 C空间浪费大存储共享不易存储保护容易能动态连接 D空间浪费小存储共享容易存储保护容易能动态连接 84.在 cache 的地址映射中，假设主存中的任意一块均可映射到 cache 的任意一块的位置上，则这种方法称为(A )。A全相联映射 B直接映射 C组相联映射 D混合映射 85.对*个存放器中操作数的寻址方式称为(C )寻址。A直接 B间接 C存放器 D存放器间接 86.变址寻址方式中，操作数的有效地址等于(C )。A基值存放器容加上形式地址位移量 B堆栈指示器容加上形式地址 C变址存放器容加上形式地址-D程序计数器容加上形式地址 87.堆栈寻址方式中，设 A 为累加器，SP 为堆栈指示器，Msp 为 SP 指示的栈顶单元，如果进栈操作的动作是：(A)Msp,(SP)1SP，则出栈操作的动作应为(B )。A(Msp)A,(SP)+1SPB(SP)+1SP,(Msp)A C(SP)1SP,(Msp)AD(Msp)A,(SP)1SP 88.运算型指令的寻址与转移性指令的寻址不同点在于(A )。A前者取操作数，后者决定程序转移地址 B后者取操作数，前者决定程序转移地址 C前者是短指令，后者是长指令 D前者是长指令，后者是短指令 89.中央处理器是指(C )。A运算器 B控制器 C运算器和控制器 D运算器，控制器和主存储器 90.在 CPU 中跟踪指令后继地址的存放器是(B )。A主存地址存放器 B程序计数器 C指令存放器 D状态条件存放器 91.指令周期是指(C )。ACPU 从主存取出一条指令的时间 BCPU 执行一条指令的时间 CCPU 从主存取出一条指令加上执行这条指令的时间 D时钟周期时间 92.下面描述的 RISC 机器根本概念中正确的句子是(B )。ARISC 机器不一定是流水 CPU BRISC 机器一定是流水 CPU CRISC 机器有复杂的指令系统 DCPU 配备很少的通用存放器 93.计算机操作的最小时间单位是(A )。A时钟周期 B指令周期 CCPU 周期 D微指令周期 94.计算机系统的输入输出接口是 B之间的交接界面。ACPU 与存储器 B主机与外围设备 C存储器与外围设备 DCPU 与系统总线 95.计算机的外围设备是指 D。A输入/输出设备 B外存设备-C远程通信设备 D除了 CPU 和存以外的其它设备 96.显示器的主要参数之一是分辨率，其含义为B 。A显示屏幕的水平和垂直扫描频率 B显示屏幕上光栅的列数和行数 C可显示不同颜色的总数 D同一幅画面允许显示不同颜色的最大数目 97.中断发生时，由硬件保护片更新程序计数器 PC，而不是由软件完成，主要是为了(A )。A能进入中断处理程序并能正确返回原程序 B节省存 C提高处理机的速度 D使中断处理程序易于编制，不易出错 98.中断向量地址是(B )。A子程序入口地址 B中断源效劳程序入口地址 C中断效劳程序入口地址 D中断返回地址 99.在 I/O 设备数据通道时钟和软件这四项中，可能成为中断源的是(D )。AI/O 设备 BI/O 设备和数据通道 CI/O 设备数据通道和时钟 DI/O 设备数据通道时钟和软件 100.中断允许触发器用来(D )。A表示外设是否提出了中断请求 BCPU 是否响应了中断请求 CCPU 是否正在进展中断处理 D开放或关闭可屏蔽硬中断 101.硬中断效劳程序完毕返回断点时，程序末尾要安排一条指令 IRET，它的作用是(B )。A构成中断完毕命令 B恢复断点信息并返回 C转移到 IRET 的下一条指令 D返回到断点处 102.在采用 DMA 方式高速传输数据时，数据传送是(B )。A在总线控制器发出的控制信号控制下完成的 B在 DMA 控制器本身发出的控制信号控制下完成的 C由 CPU 执行的程序完成的 D由 CPU 响应硬中断处理完成的 103.周期挪用方式常用于(A )方式的/输入输出中。-ADMA B中断 C程序传送 D通道 104.如果有多个中断同时发生，系统将根据中断优先级最高的中断请求。假设要调整中断事件的响应次序，可以利用(D )。A中断嵌套 B中断向量 C中断响应 D中断屏蔽 105.通道对 CPU 的请求形式是(B )。A自陷 B中断 C通道命令 D跳转指令 106.CPU 对通道的请求形式是(D )。A自陷 B中断 C通道命令 DI/O 指令 三、填空 1.浮点数规格化时的精度由尾数的位数决定，围由阶码的位数决定。2.三态门比普通状态高电平、低电平多哪一个状态.高阻态悬空。3.Am2901 芯片是运算器作用的部件，它的两个主要功能是：作为运算器、作为定序器确定下一条微指令的指令。4.Am2910 芯片是存放器作用的部件。5.运算器可以实现算术运算和逻辑运算。6.BCD 码：用 4 位二进制代码表示一位十进制数，最常见的 BCD 码是 8421 码。7.根据操作数的位置，指出寻址方式：操作数在存放器中，称为存放器寻址方式：操作数地址在存放器中，称为存放器间接寻址方式；操作数在指令中，称为立即寻址方式；操作数地址在指令中，称为直接寻址方式。8.设形式地址为 D，以直接寻址方式，有效地址为：D；以间接寻址方式，有效地址为：D；以相对寻址方式，有效地址为：PC;以存放器寻址间接寻址方式，有效地址为：Ri;以基址寻址方式，有效地址为：D+BR；以变址寻址方式，有效地址为：D+I*。9.浮点数向左规格化的原则：尾数左移一位，阶码减。浮点数向右规格化的原则：尾数右移一位，阶码加。10.在微指令的字段编码中，操作控制字段的分段并非是任意的，必须遵循分段的原则，包括：1.把相斥性的微命令分在同一段中；2.一般每个小段要留出一个状态，表示：-本段不执行任何操作。11.补码定点加减运算的溢出判断有两种方式，分别是：用一位符号位判断溢出和用两位符号位判断溢出。12.规格化浮点数的判断依据是：尾数的绝对值在 0.5 和围。13.所谓寻址方式是：找出有效地址的方式。14.基址寻址：操作数的有效地址形式地址基地址。15.在计算机中存放指令地址的存放器叫 PC程序计数器。16.在取指令之前，首先把 PC 的容送到地址MAR存放器中，然后由 CPU 发出读命令，把指令从地址存放器所指定的存存储单元中取出来，送到 CPU 的指令存放器中。17.控制器的设计方法有两种，分别是：组合逻辑设计和微程序设计。18.影响并行加法器的两个因素是：进位信号和传递时间。19.微程序控制的计算机中的控制存储器 CM 是用来存放微程序。20.编码左移、右移的计算结果。补码为 11110101，算术左移位后得 11101010，算术右移一位后得 11111010。21.-0 的反码表示为：1.1111111假设数据有 8 位，用二进制表示。的原码、补码、反码、移码8 位二进制数表示 原码 补码 反码 移码+0 0.0000000 0.0000000 0.0000000 1,0000000-0 1.0000000 0.0000000 1.1111111 1,0000000 22.控制器在生成各种控制信号时，必须按照一定的时序进展，以便对各种操作实施时间上的控制。23.根据编码方式，微指令分成水平型微指令和垂直型微指令两种类型。水平型微指令可以同时执行假设干个微操作，所以执行机器的速度比垂直型微指令快。24.阶码位最左一位为符号位，用移码表示，尾数为 24 位最左一位为符号位，用规格化补码表示，则它能表示的最大正数的阶码为 FFH，尾数为 7FFFFF，绝对值最小的负数的阶码为 FFH，尾数为 800000用十六进制表示。25.影响流水线性能的因素主要反映在访存冲突和相关问题两个方面。四、简答题 1.设*=0.11011，y=0.10111，用变形补码计算*+y 的值，同时指出结果是否溢出。解：*补=00.11011，y补=00.10111，则*补+y-补=00.11011+00.10111=01.10010，符号位为“01，表示溢出。由于第一位符号位为 0，表示正溢出。2.AM2901 器件中的 Q 存放器的用途是什么，为什么需要它与通用存放器一起移位.解：主要用途是运算器，在进展逻辑运算时用于存放局部积；进展除法运算时，用作商存放器。目的：为了乘除法的需要。3.试问 CPU 中有哪些主要的存放器，它们各自的功能是什么.解：地址存放器 AR：存放将被的存储单元的地址；数据存放器 DR：存放欲存入存储器中的数据或最近从存储器中读出的数据；指令存放器 IR：存放从存储器中取出的待执行的指令。程序计数器 PC：存放正在执行的指令的地址或接着将要执行的下一条指令的地址。累加存放器 AC：为 ALU 提供一个工作区，暂时保存一个操作数或运算结果。状态字存放器 PSW：用来表征当前运算的状态及程序的工作方式。4.假设*机器有 86 条指令，平均每条指令由 12 条微指令组成，其中一条是取指微指令。取指指令是公用的，微指令字长 48 位。请问控制存储器的容量需多大.解：共有微指令(121)86+1=947 条，故控制存储器的容量为 94748=45456位。5.指令和数据均存放在存中，计算机如何区分它们是指令还是数据.解：从时间上讲，取指令事件发生在“取指阶段，取数据事件发生在“执行阶段。故在取指阶段从存储器取出的信息即为指令，在执行阶段从存储器取出的信息为数据。6.简要说明组合逻辑与微程序的控制器组成的异同之处，两种控制器各自的优缺点。解：组合逻辑与微程序控制器一样之处是根据指令操作码和时序信号，产生各种控制信号，以便正确地建立各种数据通路，完成取指令和执行指令的控制。组合逻辑的优点是由于控制器的速度取决于电路延迟，所以速度较快。缺点是由于将控制部件看成专门产生固定时序控制信号的逻辑电路，所以把用最少元件和取得最高速度作为设计目标。一旦设计完成，不可能通过其他的修改添加新功能。微程序控制的优点是同组合逻辑控制器相比，具有规整性、灵活性、可维护性等一系列优点。缺点是由于微程序控制器采用了存储程序原理，所以每条指令都要从控存中取一次，故影响了速度。7.说明得到下一条微指令地址有哪些方式，各自在什么情况下.解：地址译码器：用于取指令完毕后根据指令操作码译码后产生的微程序入口地址；硬件产生的初始入口地址：用于设定开机后执行的第一条微指令地址；PC：用于微程序的顺序执行；下地址字段：用于微程序中的转移；-微堆栈：用于微程序的返回。8.什么是指令周期，机器周期和时钟周期微节拍的含义以及他们之间的关系。解：指令周期：CPU 每取出并执行完一条指令所需的全部时间。机器周期：从存读取一条指令的最短时间。时钟周期：一个时钟脉冲所需要的时间。关系：一个指令周期包含假设干个机器周期，一个机器周期包含假设干个时钟周期。每个指令周期中的机器周期数可以不等，每个机器周期中的时钟周期也可以不等。9.简述浮点运算中溢出的处理问题。解：溢出就是超出了机器数所能表示的数据围，浮点数的围是由阶码决定的。当运算阶码大于最大阶码时，属溢出；当运算阶码小于最小负阶码时，计算机按 0 处理。10.在机器数中，“零有+0 和-0 之分，请说明原码、补码和反码中，哪种编码中“零的表示是唯一的.并分别写出这三种编码中-0 的的表示设机器字长为 8 位。解：补码中的“0的表示是唯一的。-0原=1.0000000，-0反=1.1111111，-0补=0.0000000 11.在存放器-存放器型，存放器-存储器型，存储器-存储器型这 3 类指令中，哪类指令的执行时间最长.哪类指令的执行时间最短.为什么.解：存放器-存放器型执行速度最快,存储器-存储器型执行速度最慢。因为前者操作数在存放器中，后者操作数在存储器中，而一次存储器所需的时间一般比一次存放器所需时间长。12.设有主频为 16MHz 的微处理器，平均每条指令的执行时间为两个机器周期，每个机器周期由两个时钟脉冲组成。问：(1)存储器为“0 等待，求出机器速度。(“0 等待表示存储器可在一个机器周期完成读/写操作，因此不需要插入等待时间)；(2)假设每两个机器周期中有一个是访存周期，需插入 1 个时钟周期的等待时间，求机器速度。解：(1)存储器为“0等待时：时钟周期=1/16MHz=1/(16*106)=0.0625*10-6=62.5ns，机器周期=62.5ns*2=125ns，指令周期=125ns*2=250ns，机器运算速度=1/250ns=0.004*109=4MIPS(2)访存周期=62.5ns*3=187.5ns，指令周期=125ns+187.5ns=312.5ns，机器运算速度=1/312.5ns=0.0032*109=3.2MIPS 13.在计算机中实现乘法运算一般可用软件、硬件组合逻辑和微码控制 3 种方式。请简述：1、实现上述 3 种方法的根本原理；2、各种方法实现时所需配备的硬件设备；3、各种方法速度比拟。解：1、软件实现乘法是用加法指令、移位指令、判断转移指令来实现的；硬件是采用专用的阵列乘法器来实现的；微码控制是用微程序来实现乘法步骤的判断相加、移位过程。2、软件实现乘法需要 CPU 支持加法指令、移位指令、判断转移指令即可，所需硬件最少；硬件实现乘法需要专用的加法器，而且所需的这种器件比拟多；微码控制只需要在微控存中参加相应的微程序段即可，这样只要适当增加控存 ROM 的大小就可以实现。3、硬件实现的速度最快，微码次之，软件实现最慢-五、综合题 1.*运算器数据通路如以下图所示：1、指出相容性和相斥性微操作；2、用字段直接编译法设计适用于此运算器的微指令格式；3、画出计算 1/2(a-b)R2的微程序流程图。解:(1)、相斥性的微操作有如下五组：移位器R、L、V、ALU、M、A选通门的 4 个控制信号、B 选通门的 7 个控制信号、存放器的输入与输出控制信号，即输入时不能输出，反之亦然 相容性的微操作：ALU 的任一信号与加 1 控制信号；存放器的 4 个输入控制信号；五组控制信号中组与组之间。2、每一小组的控制信号由于是相斥性的，故可以采用字段直接译码法。微指令格式如下：(3)考虑取指周期，则微程序流程图如下，其中执行周期仅用一条微指令即可。2.*机器字长 16 位，直接寻址空间 128 位，变址时的位移量是-64+63，16 个通用存放器都可以作为变址存放器，设计一套指令系统，满足以下寻址要求：1.直接寻址的两地址指令 3 条；2.变址寻址的一地址指令 6 条；3.存放器寻址两地址指令 8 条；4.直接寻址一地址指令 12 条；5.零地址指令 32 条。试问还有多少种代码未用.假设安排存放器寻址的一地址指令，还能容纳多少条.解：1、直接寻址的二地址指令 3 条 2 7 7 OP A1 A2 操作码取值 00、01、10 时，指明 3 条直接寻址的二地址指令。操作码取值 11时，说明不是上述类型的指令。2、变址寻址的一地址指令 6 条 2 3 4 7 11 OP*A 前两位为 11 且 OP 取值为 000101 时，指明 6 条变址寻址的一地址指令，前两位为 11 且 OP 取值为 110、111 时，说明不是上述两种类型的指令。-3、存放器寻址的二地址指令 8 条 5 3 4 4 11110 OP R1 R2 前 5 位取值 11110，OP 取值 000111 时，指明 8 条存放器寻址的二地址指令。4、直接寻址的一地址指令 12 条 5 4 7 11111 OP A 前 5 位取值 11111，OP 取值 00001011 时，指明 12 条直接寻址的一地址指令。5、零地址指令 32 条 9 7 111111111 OP 前 9 为取 111111111，OP 取值 00000000011111 指明 32 条零地址指令。3.*机主存容量为 4M*16 位，且存储字长等于指令字长，假设该机指令系统可完成 108种操作，操作码位数固定，且具有直接、间接、变址、基址、相对、立即等六种寻址方式。试答复以下问题：1、画出一地址指令格式并指出各字段的作用 2、该指令直接寻址的最大围 3、一次间接寻址和屡次间接寻址的寻址围 4、立即数的围十进制表示 5、相对寻址的位移量十进制表示 解：1、单字长一地址指令格式如下：OP M A 7 3 6 各字段的作用：OP操作码字段，提供至少 108 种指令操作码 M寻址方式码字段，指出 6 种寻址方式 A形式地址字段，给出寻址所需的形式地址-2、A 为 6 位，故该指令直接寻址的最大围为 26=64 字。3、一次间接寻址的围为 216=64K 字；屡次间接寻址的围为 215=32K 字。4、补码表示围是 1FH20H；十进制表示为-32+31；无符号数表示为 063。5、相对寻址的位移量围在采用补码表示时立即数的围为-32+31。4.*机字长 16 位，主存容量为 64KB，指令为单字长指令，有 50 种操作码，采用页面、间接和直接寻址方式。1、指令格式如何安排.2、存储器能划分成多少页面.每页多少单元.3、能否再增加其他寻址方式.解：1、有 50 种操作码，OP 字段占 6 位，页面寻址可用 PC 高 8 位PCH与形式地址 D8 位拼接成有效地址，设寻址模式*占 2 位，故指令格式如下：寻址模式定义如下：*=00 直接寻址有效地址：E=D*=01 页面寻址有效地址：E=PCH-D*=10 间接寻址有效地址：E=(D)*=11 2、按照上述指令格式，PC 高位形成主存 256 个页面，每个页面有 256 个单元。3、按照上述指令格式，寻址模式*=11 尚未使用，故可增加一种寻址方式，由于 PCH中给定的存放器可使用 PC，故可以增加相对寻址方式，有效地址为 E=PC+D，如不用相对寻址，还可以使用立即数寻址方式，此时形式地址 D 为 8 位的操作数。当位移量形式地址D 变成 7 位时，寻址模式可变成 3 位，原则上可以使用更多的寻址方式，但是现在由于 CPU 没有其他更多的存放器，因此不能增加其他方式的寻址。