智能竞赛抢答器的毕业设计.pdf

1 数字电子技术课程设计任务书 一、设计课题四 智能竞赛抢答器 二、设计要求 1.四组参赛者在进行抢答时，当抢答者按下面前的按钮时，抢答器都能准确的判断出抢先者，并显示相应的组号。2.抢答器具有互锁功能，某组抢答后能自动封锁其它各组进行抢答。3.形同应具有一个总复位开关。4.安装自己的设计电路。5.通电调试。提高部分 1.抢答者犯规或违章（主持人未说开始抢答时，参赛者抢先按钮）时，应自动发出警告信号，以指示灯闪为标志 2.抢答器应具有限时功能，抢答时限为 30 秒。设计资料 1、阎石.数字电子技术基础.北京：高等教育出版社，1989 2、张乃国.电子测量.北京：人民邮电出版社，1985 3、彭介华.电子技术课程设计指导.北京：高等教育出版社，1997 4、华容茂.电工、电子技术实习与课程设计.北京：电子工业出版社，2000 设计成果 1、课程设计说明书。2、产品 2 前言 1.课题研究的相关背景 当今的社会竞争日益激烈，选拔人才，评选优胜，知识竞赛之类的活动愈加频繁，而在竞赛中往往分为几组参加，这时针对主持人提出的问题，如果要是让抢答者用举手等方法，这在某种程度上会因为主持人的主观误断造成比赛的不公平性。比赛中为了准确、公正、直观地判断出第一抢答者，这就要有一种抢答设备作为裁判员，这就必然离不开抢答器。抢答器是一种应用非常广泛的设备，在各种竞赛、抢答场合中，它能迅速、客观地分辨出最先获得发言权的选手。早期的抢答器只由几个三极管、可控硅、发光管等组成，能通过发光管的指示辩认出选手号码。现在大多数抢答器均使用单片机或数字集成电路，并增加了许多新功能，如选手号码显示、抢按前或抢按后的计时、选手得分显示等功能。随着科技的发展，现在的抢答器有着数字化，智能化的方向发展，这就必然提高了抢答器的成本。鉴于现在小规模的知识竞赛越来越多，操作简单，经济实用的小型抢答器必将大有市场。因此，我选择简易逻辑数字抢答器这一课题。2.选题的目的和意义 通过这次课程设计,了解简单多功能数字电路抢答器的组成原理，初步掌握数字电路抢答器的调整及测试方法，提高思考能力和实践能力。同时通过本课题设计，巩固已学的理论知识，建立逻辑数字电路的理论和实践的结合，了解多功能抢答器各单元电路之间的关系及相互影响，从而能正确设计、计算定时计数的各个单元电路。初步掌握多功能抢答器的调整及测试方法。本论文通过参考大量文献对抢答器的工作原理做了系统介绍，通过详细的调查和权威技术资料及相关情报的收集，为学校等单位举行的简单的抢答活动提供了简单设计思路，对于企业了解抢答器产品生产技术及其发展状况十分有益。3.课题研究的内容 本系统采用模块化设计智能抢答器，在抢答比赛中广泛应用，各组分别有一个抢答按钮。主持人有开始和结束、复位键。在后台主持人可以修改，抢答时间和选手回答问题的时间设置，新时间开始有效，主持人按键开始后，选手开始抢答为有效，数码显示屏显示抢答时间倒计时和选手号。通过研究并在设计后发现，采用数字电路技术设计的抢答器与目前常用的抢答器相比，首先，电路连接简单，因为大多数功能单元都能通过数字电路完成，第二，工作性能可靠，抗千扰能力优于目前抢答器。所以本研究是一个实用的工 3 程设计，具有创新性。4.国内外研究现状 随着我国抢答器市场的迅猛发展，与之相关的核心生产技术应用与研发必将成为业内企业关注的焦点。技术工艺，是衡量一个企业是否具有先进性，是否具备市场竞争力，是否能不断领先于竞争者的重要指标依据。了解国内外抢答器生产核心技术的研发动向、工艺设备、技术应用及趋势对于企业提升产品技术规格，提高市场竞争力十分关键。目前市场上抢答器种类繁多，功能各异，价格差异也很大。那么选择一款真正适合的抢答器就非常重要。抢答器一般分为电子抢答器和电脑抢答器。电子抢答器的中心构造一般都是由抢答器由数字电子集成电路组成，其搭配的配件不同又分为，非语音非记分抢答器和语音记分抢答器。非语音记分抢答器构造很简单，就是一个抢答器的主机和一个抢答按钮组成，在抢答过程中选手是没有记分的显示屏。语音记分抢答器是由一个抢答器的主机、主机的显示屏以及选手的记分显示屏等构成，具有记分等功能。电子抢答器多适用于学校和企事业单位举行的简单的抢答活动。电脑抢答器又分为无线电脑抢答器和有线电脑抢答器。无线电脑抢答器的构成是由：主机和抢答器专用的软件和无线按钮。无线电脑抢答器利用电脑和投影仪，可以把抢答气氛活跃起来，一般多使用于电台等大型的活动。有线电脑抢答器也是由主机和电脑配合起来，电脑再和投影仪配合起来，利用专门研发的配套的抢答器软件，可以十分完美的表现抢答的气氛。抢答器作为一种电子产品，早已广泛应用于各种智力和知识竞赛场合，但目前所使用的抢答器有的电路较复杂不便于制作,可靠性低，实现起来很困难；有的则用一些专用的集成块,而专用集成块的购买又很困难。而我所设计的多功能抢答器简易逻辑数字抢答器具有电路简单，元件普通,易于购买等优点,很好地解决了制作者制作困难和难于购买的问题。在国内外已经开始了普遍的应用。4 目录 任务书1 前言2 目录4 第一章 方案论证6 1.1 方案论证与比较6 1.2 方案选择6 1.3 方案6 第二章 单元电路设计8 2.1 抢答电路设计8 2.1.1 原理图设计8 2.1.2 抢答器电路组成9 2.2 定时电路设计13 2.2.1 原理图设计13 2.2.2 对计数器进行预置15 2.2.3 555定时器 16 2.3 时序控制电路的设计16 第三章 仿真分析18 3.1 抢答电路仿真19 3.2 定时电路仿真19 第四章 制作与调试 20 4.1 制作 PCB20 4.2 电路调试20 4.2.1 通电准备20 4.2.2 单元电路检测20 4.3 组装调试21 4.3.1 检测与查阅器件21 4.3.2 电路调21 4.3.3 连接电路21 第五章 总结22 参考文献23 附录 定时抢答器的主体逻辑电路图24 附录 元器件清单24 5 附录 PCB 图25 6 第一章 方案论证 1.1 方案论证与比较 与普通抢答器相比，本作品有以下几方面优势：1、具有清零装置和抢答控制，可由主持人操纵，避免有人在主持人说“开始”前提前抢答而违反规则。2、具有定时功能，在 30 秒内无人抢答表示所有参赛选手获参赛队对本题弃权。1.2 方案选择 一、根据系统方框图的原理有两种设计方案可供选择。1、选手触摸按钮后的信号首先进入 RS 触发器，CP 脉冲控制锁存效果，然后输出再进行编码，译码显示。2、选手触摸按钮后的信号首先进行编码，然后利用 74LS279 锁存器，它的输出直接控制锁存功能，然后主持人开关控制锁存器的片选端，发挥清零作用。锁存器的输出直接进入译码器然后显示。3、可以用单片机编程实现，其实使用单机做最简单。三种方案原理均可行，考虑到实际情况，操作和连线地简单易行，因此选择方案二。二、驱动电路也有两钟方案可供选择：1、可利用单稳电路控制延迟时间和分频器 CC4060 进行分频产生间歇式方波。2、可采用单稳电路控制延迟时间和比较简单的振荡器线路，经比较选用施密特反相器构成的方波发生器比较简单，因为方波发生器的频率都比较低，所以选用 555 定时电路。经过组员讨论，选择了比较熟悉的 555 定时电路。1.3 方案 一、原理 根据要求应具有抢答器具有锁存、定时、显示功能。即当抢答开始后，选手抢答按动按钮，锁存器锁存相应的选手编码，同时用 LED 数码管把选手的编码显示出来，并且开始抢答时间的倒计时，同时用 LED 数码管把选手的所剩抢答时间显示出来，以提醒主持人和选手。抢答时间可设定 30S。接通电源后，主持人将开关拨到“清除”状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置“开始”状态，宣布“开始”抢答器工作。定时器倒计时，选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示。7 当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作“清除”和“开始”状态开关。二、抢答器的组成框图 定时抢答器的总体框图如图 1 所示。他主要由主体电路和扩展电路两部分组成。主体部分完成基本的抢答功能，即开始抢答后，当选手按动抢答键时，能显示选手的编号。同时能封锁输入电路，禁止其他选手抢答。扩展电路完成定时抢答的功能。图 1 定时抢答器的总体框图 图 1 所示定时抢器的工作过程是：接通电源时，节目支持人将开关置于“清除”位置，抢答器处于禁止工作状态，编号显示器灭灯，定时器显示设定的时间，当主持持人宣布抢答题目后，说一声“抢答开始”，同时将控制开关拨到“开始”位置，抢答器处于工作状态，定时器倒计时，当定时时间到，却没有选手抢答时，输入电路被封锁，禁止选手超时后抢答。当选手在定时时间内按动抢答键时，抢答器要完成下面几个工作：1.优先编码电路立即分辨出抢答者的编号，并由锁存器进行锁存，然后有译码显示电路显示编号；2.制电路要对输入编码电路进行封锁，避免其他选手再次进行抢答；3.控制电路要使定时器停止工作，时间器上显示抢答时间，并保持到主持人将系统清零为止，以便进行下一轮抢答。抢答按钮 优先编码电路 锁存器 译码电路 显示电路 主持人 控制开关 控制电路 秒脉冲产生电路 定时电路 译码电路 显示电路 主体电路 扩展电路 8 二 单元电路设计 1 抢答电路设计 1 原理图设计 图 2.1 抢答器电路设计电路如图 2.1 所示。电路选用优先编码器 74LS148 和锁存器 74LS297 来完成。该电路主要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号（显示电路采用七段数字数码显示管）；二是禁止其他选手按键，其按键操作无效。工作过程：开关 S 置于清除端时，RS 触发器的 R、S 端均为 0，4 个触发器输出置 0，使 74LS148 的优先编码工作标志端（图中 5 号端）0，使之处于工作状态。当开关 S 置于开始时，抢答器处于等待工作状态，当有选手将抢答按键按下时（如按下 S5），74LS148 的输出经 RS 锁存后，CTR=1,RBO(图中 4 端)=1,七段显示电路 74LS48处于工作状态，4Q3Q2Q=101,经译码显示为“5”。此外，CTR，使 74LS148 优先编码工作标志端（图中5 号端），处于禁止状态，封锁其他按键的输入。当按键松开即按下时，74LS148的 此时由于仍为 CTR，使优先编码工作标志端（图中 5 号端），所以 74LS148 仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。如有再次抢答需由主持人将 S 开关重新置“清10K8 +5V 清除 主持人 控制开关 3 5+5V 13 14 aYgY R S R S R S R S 4Q 3Q 2Q 74LS279 6 7 9 14 15 7S 6S 5S 4S 3S 2S 1S 开始 10K+5V 7I 6I 5I 4I 3I 2I 1I 74LS48 LT STRBI RBOBI/CTR 6 2 1 7 74LS148 1Y 2Y 0Y EXY 3A 2A 1A 0A 510 1D 9 除”然后再进行下一轮抢答。2 抢答器电路组成 1.编码、锁存电路 编码、锁存电路由优先编码器 74LS148 和 RS 锁存器 74LS279 组成。优先编码器 74LS148 是 8 线输入 3 线输出的二进制编码器（简称 8-3 线二进制编码器），其作用是将输入0I7I这 8 个状态分别编成 8 个二进制码输出。优先编码器允许同时输入两个以上的编码信号，不过在优先编码器将所有的输入信号按优先顺序排了队，当几个输入信号同时出现时，只对其中优先权最高的一个进行编码。其功能表如表 2.1 所示。由表看出 74LS148 的输入为低有效。优先级别从7I至递0I降。另外，它有输入使能ST，输出使能SY和EXY。1)74LS148 编码器 74LS148 引脚图 图 2.2 74LS148 的符号图和管脚图 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 CCV SY EXY 3I 2I 1I 0I 0Y 4I 5I 6I 7I ST 2Y 1Y GND 74LS148 8-3 线优先编码器 10 74LS148 芯片的功能表 输入 输出 ST I0 I1 I2 I3 I4 I5 I6 I7 Y2 Y1 Y0 YEX Ys 1 X X X X X X X X 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 X X X X X X X 0 0 0 0 0 1 0 X X X X X X 0 1 0 0 1 0 1 0 X X X X X 0 1 1 0 1 0 0 1 0 X X X X 0 1 1 1 0 1 1 0 1 0 X X X 0 1 1 1 1 1 0 0 0 1 0 X X 0 1 1 1 1 1 1 0 1 0 1 0 X 0 1 1 1 1 1 1 1 1 0 0 1 0 0 1 1 1 1 1 1 1 1 1 1 0 1 表 2.1.74LS148 功能表 优先编码器是 8 线输入 3 线输出的二进制编码器,其作用是将输入 I0 至I7，8 个状态分别编成 8 个二制码输出.其功能如真值表所示.由表可以看出74LS148R 的输入低有效.优先级别从 I7 至 I0 递降.另外它有输入使能/ST,输出使能/YS 和/YEX；a./ST=0允许编码,/ST=1禁止编码,输出/Y2/Y1/Y0=111;b./YS主要用于多个编码器电路的级联控制，即/YS总是接在优先级别低的相邻编码器的/ST端，当优先级别高的编码器允许编码，而无输入申请时，/YS=0，从而允许优先级低的相邻编码器工作，反之若优先级高的编码器有编码时，/Y S=1，禁止相邻级别低的编码器工作 c./YEX=0 表示/Y2/Y1/Y0是编码输出，/Y EX=1 表示/Y2/Y1/Y0不是编码输出/YEX为输出标志位。单片 74LS148 组成 8-3 进制输出的编码器，其输出 8421BCD。由表中不难看出，在电路正常工作状态下，允许当中同时有几个输入端为低电平，即有编码输入信号。的优先权最高，的优先权最低。当时，无论其余输入端有无输入信号（表中以 X 表示），输出端只给出的编码，即。当、时，无论其余输入端有无输入信号，只对编码，输出为。2)74LS279 芯片具有锁存器的功能，其内部是由 4 个 JK 触发器组成的。当有 11 一个人优先抢答后其它的就不能抢答了，其它的虽然有电平输入，但是输入的电平保持原态不变。其引脚图如 2.3 图 2.3 74LS279 引脚图 表 2.2 74LS279 锁存器功能表 其中：TCU 是加计数进位输出端，当加计数到最大数值时，TCU 发出一个低电平信号（平时为高电平）；TCD 为见计数借位输出端，当减计数到 0 时，TCD 发出一个低电平信号（平时为高电平），TCU 和 TCD 负脉冲宽度等于时钟低电平宽度。2.译码、显示电路 译码电路由 74LS48 组成。而译码是编码的逆过程，其任务是恢复编码的愿意。按内部连接方式不同，七段数字显示器分为共阴极和共阳极两种。1)74LS48 七段显示译码器 74LS48 芯片是一个十进制（BCD）译码器，可用来驱动共阴极的发光二极管显示器。74LS48 的内部有升压电阻，因此无需外接电阻（可直接与显示器相连接）。74LS48 其引脚图如下图，其功能表如下表 输入 S1 S2 R 输出 Q 0 0 0 0 X 1 X 0 1 1 1 0 1 1 1 1 1 1 0 没改变 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 CCV S4 R4 4Q BS3 AS3 R3 3Q R1 AS1 BS1 1Q R2 S2 2Q GND 74LS279 四RS锁存器 12 图 2.4 74LS48 引脚图 74LS48 的功能表如下表所示。其中，A3A2A1A0 为 8421BCD 码输入端，ag为 7 段译码输出端。功能或数字 输 入 输 出 显示 字型 LTRBI 3A2A1A 0A/BIRBO a b c d e f g 灭 灯 试 灯 动态灭零 0 0 0 0 0 0 0 0（输入）1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 0 0 0 0 0 0 0 灭灯 8 灭灯 0 1 2 3 4 5 6 7 8 9 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1 1 1 1 1 0 0 1 0 1 1 0 0 1 1 1 0 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 0 1 2 3 4 5 6 7 8 9 表 2.3 74LS48 的功能表 常用的七段显示器件：半导体数码管将十进制数码分成七个字段，每段为一发光二极管。半导体数码管（或称 LED 数码管）的基本单元是 PN 结，目前较多采用磷砷化镓做成的 PN 结，当外加正向电压时，就能发出清晰的光线。单个 PN结可以封装成发光二极管，多个 PN 结可以按分段式封装成半导体数码管，其管脚排列如下图所示。1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 CCV fY gY aY bY cY dY eY 1A 2A LT RBOBI/RBI 3A 0A GND 74LS48 4-7 译码器/驱动器 13 半导体显示器管脚排列图 共阴极接线图 共阳级接线图 图 2.5 图 2.6 七段数字显示器发光段组合 本设计用到的共阴极显示器和 74LS48。74LS48 可以驱动共阴极的发光显示器，其内部有升压电阻，无需外接电阻（可以直接与显示器相连接）。为试灯输入：当=0 时，/=1 时，若七段均完好，显示字形是“8”，该输入端常用于检查 74LS48 显示器的好坏;当=1 时，译码器方可进行译码显示。用来动态灭零，当=1 时，且=0，输入 A3A2A1A0=0000 时，则/=0 使数字符的各段熄灭；/为灭灯输入/灭灯输出，当=0 时不管输入如何,数码管不显示数字；/为控制低位灭零信号,当=1 时,说明本位处于显示状态;若=0,且低位为零,则低位零被灭。2 定时电路设计 1 原理图设计：abcdefgh98762345dc()habcdefg()habcdefg()hRRabcdefbcabdegabcdgbcfgacdfgacdefgabcabcdefgabcdfg 14 、原理图 图 2.7 2、原理及设计：该部分主要由 555 定时器秒脉冲产生电路、十进制同步加减计数器 74LS192 减法计数电路、74LS48 译码电路和 2 个 7 段数码管即相关电路组成。具体电路如图 2.7 所示。两块 74LS192 实现减法计数，通过译码电路74LS48 显示到数码管上，其时钟信号由时钟产生电路提供。74192 的预置数控制端实现预置数，设定一次抢答的时间，通过预置时间电路对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提供。按键弹起后，计数器开始减法计数工作，并将时间显示在共阴极七段数码显示管 DPY_7-SEG 上，当有人抢答时，停止计数并显示此时的倒计时时间；如果没有人抢答，且倒计时时间到时，2BO输出低电平到时序控制电路，以后选手抢答无效。下面结合2.7具体讲一下标准秒脉冲产生电路的原理。结合图2.7，图中电容C 的放电时间和充电时间分别为 221InCRtCR 27.0，CRRInCRRt)(7.02)(21212 于是从 NE555的 3 端输出的脉冲的频率为 CRRttf)2(43.112121，结合我们的实际经验及考虑到元器件的成本，我们选择的电阻值为R1=15K，R2=68K，C=10uF，代入到上式中即得ZHf1，即74LS46 2 1 3A 2A 1A 0A 74LS47 6 2 3 74LS48 6 2 1 3A 2A 1A 0A 74LS48 7 6 2 3 74LS192 74LS192 LDBO LDBO 5 4 3 8 4+5V 3Q 2Q 1Q 0Q 3Q 2Q 1Q 0Q DCP UCP 14 0 0 1 1 数据预置数据预置端 0 0 0 0 CR 555+5V 脉冲指示 +10F 7 6 2 3 5 0.1F 1k S 控制开关 +5V 15k 68k+5V 4 5+5V 10k+5V 15 秒脉冲。输入 输出 uI1 uI2 DR uO V 状态 0 0 导通 2/3CCV 1/3CCV 1 0 导通 2/3CCV 1/3CCV 1 1 截止 2/3CCV 1/3CCV 1 不变 不变 表 2.4 555 定时器功能表 222 对计数器进行预置 174LS192 芯片的介绍 1)74LS192 的引脚图 图 2.8 2)74LS192 功能表 输入 输出 MR D3 D2 D1 D0 Q3 Q2 Q1 Q0 1 0 0 0 0 0 0 d c b a d c b a 0 1 1 加计数 0 1 1 减计数 表 2.5 74LS192 功能表 16 其中：TCU 是加计数进位输出端，当加计数到最大数值时，TCU 发出一个低电平信号（平时为高电平）；TCD 为见计数借位输出端，当减计数到 0 时，TCD 发出一个低电平信号（平时为高电平），TCU 和 TCD 负脉冲宽度等于时钟低电平宽度。2.74LS192 的预置数的计算 根据要求使用两片 74LS192 的异步置数功能构成三十进制减法计数器。30进制数器的预制数为 N=（0011 0000）8421BCD=（30）D。74LS192（1）计数器从 0011状态开始计数，因此，就因取 D3D2D1D0=0011。；74LS192 是计数器从 0000 状态开始计数，那么，就因取 D3D2D1D0=0000。计数脉冲从 CP端输入。它的计数原理十，每当地为计数器的 BO 端发出负跳变借位脉冲时，高位计数器减 1 计数。当高位计数器处于全 0，同时在 CPD=0 期间，高位计数器 BO=LD=0，计数器完成异步制数，之后 BO=LD=1，计数器在 CPD时钟脉冲作用下，进入下一轮减计数。223 555 定时器引脚图 图 2.9 555 定时器 CCV是电压控制端 DIS 是放电端 TH 是高电平触发端 CO 是使能端 GND 是接地 OUT 是输出端 DR是直接置 0 端 TL是低电平触发器 3 时序控制电路的设计 抢答与定时电路的时序控制电路如下图所示 时序控制电路是抢答器设计的关键，它要完成以下三项功能：主持人将控制开关拨到开始位置时，抢答电路和定时电路进入正常抢答工作状态。当参赛选手按动抢答按键时，抢答电路和定时电路停止工作。当设定的抢答时间到，无人抢答时表示此次抢答无效。8 7 6 5 1 2 3 4 CCV DIS TH CO GND TL OUT DR 555 定时器 17 图 2.10 时序控制电路 根据上面的功能要求以及图 2.1 抢答电路，设计的时序控制电路如图 2.10 所示。图中，与门 G1 的作用是控制时钟信号 CP 的放行与禁止，门 G2 的作用是控制74LS148 的输入使能端（即图 2.2 中的 5 端）。工作原理是：主持人控制开关从清除位置拨到开始位置时，来自于图 2.3 中的 74LS279 的输出 1Q,即 CTR=0，经 G3 反相，输出为 1，则 555 产生的时钟信号 CP 能够加到 74LS192 的 CPD 时钟输入端（图中用 CLCK 表示接入到 74LS192CPD端的信号），定时电路进行递减计时。同时，在定时时间未到时，则定时到信号 为 1，门 G2 的输出=0，使 74LS148处于正常工作状态，从而实现功能的要求。当选手在定时时间内按动抢答按键时，CTR1，经 G3 反相，输出为 0，封锁 CP 信号，定时器处于保持工作状态；同时，门 G2 的输出=1，74LS148 处于禁止工作状态，从而实现功能的要求。当定时时间到时，则定时到信号为 0，/ST=1，74LS148 处于禁止工作状态，禁止选手进行抢答。同时，门 G1 处于关门状态，封锁时钟 CP 信号，使定时电路保持 00 状态不变，从而实现功能的要求。18 三.仿真分析 3.1 仿真软件介绍 Proteus ISIS 是英国 Labcenter 公司开发的电路分析与实物仿真软件。它运行于 Windows 操作系统上，可以仿真、分析(SPICE)各种模拟器件和集成电路，该软件的特点是：实现了单片机仿真和 SPICE 电路仿真相结合。具有模拟电路仿真、数字电路仿真、单片机及其外围电路组成的系统的仿真、RS232 动态仿真、I2C 调试器、SPI 调试器、键盘和 LCD 系统仿真的功能；有各种虚拟仪器，如示波器、逻辑分析仪、信号发生器等。支持主流单片机系统的仿真。目前支持的单片机类型有：68000 系列、8051 系列、AVR 系列、PIC12 系列、PIC16 系列、PIC18 系列、Z80 系列、HC11 系列、MSP430 系列、ARM7 以及各种外围芯片。提供软件调试功能。在硬件仿真系统中具有全速、单步、设置断点等调试功能，同时可以观察各个变量、寄存器等的当前状态，因此在该软件仿真系统中，也必须具有这些功能；同时支持第三方的软件编译和调试环境，如 Keil C51 uVision2 等软件。具有强大的原理图绘制功能。总之，该软件是一款集单片机和 SPICE 分析于一身的仿真软件，功能极其强大。1、Protel 软件介绍 PROTEL：PROTEL 是 PORTEL 公司在 80 年代末推出的 EDA 软件，在电子行业的 CAD 软件中，它当之无愧地排在众多 EDA 软件的前面，是电子设计者的首选软件，它较早就在国内开始使用，在国内的普及率也最高，有些高校的电子专业还专门开设了课程来学习它，几乎所有的电子公司都要用到它，许多大公司在招聘电子设计人才时在其条件栏上常会写着要求会使用 PROTEL。早期的 PROTEL 主要作为印制板自动布线工具使用，运行在 DOS 环境，对硬件的要求很低，在无硬盘 286 机的 1M 内存下就能运行，但它的功能也较少，只有电原理图绘制与印制板设计功能，其印制板自动布线的布通率也低，而现今的 PROTEL 已发展到 PROTEL99，是个庞大的 EDA 软件，完全安装有 200多 M，它工作在 WINDOWS95 环境下，是个完整的板级全方位电子设计系统，它包含了电原理图绘制、模拟电路与数字电路混合信号仿真、多层印制电路板设计（包含印制电路板自动布线）、可编程逻辑器件设计、图表生成、电子表格生成、支持宏操作等功能，并具有Client/Server（客户/服务器）体系结构，同时还兼容一些其它设计软件的文件格式，如ORCAD，PSPICE，19 EXCEL 等，其多层印制线路板的自动布线可实现高密度 PCB 的 100布通率。1 抢答电路仿真 2 定时电路仿真 20 第四章 制作与调试 根据需求选择电路的设计单元进行组合，完成系统的原理图设计与 PCB 设计，对制作好的 PCB 板，或准备好的面包板，按照装配图或原理图进行器件装配，装配好之后进行电路的调试。1 制作 PCB 绘制 PCB 图（见附录）2 电路调试 21 通电准备 打开电源之前，先按照系统原理图检查制作好的电路板的通断情况，并取下 PCB 上的集成块，然后接通电源，用万用表检查板上的各点的电源电压值，完好之后再关掉电源，插上集成块。22 单元电路检测 1)抢答电路 把主持人的控制开关设置为“清除”位置，用万用表检查 RS 触发器的 端为低电平，输出端（4Q1Q）全部为低电平。于是 74LS48 的 BI=0，显示器灭灯；74LS148 的选通输入端 ST=0，74LS148 处于工作状态，此时锁存电路不工作。然后把主持人的控制开关拨到“开始”位置，优先编码电路和锁存电路同时处于工作状态，即抢答器处于等待工作状态，给 8 路抢答端口即输入端 给上低电平的输入信号，如当有选手将键按下时（如按下），74LS148 的输出=010，=0，经 RS 锁存器后，CTR=1，BI=1，74LS279 处于工作状态，4Q3Q2Q=101，=0，经 RS 锁存器后，出“5”。此外，CTR=1，使 74LS148 仍处于禁止工作状态，其它按键的输入信号不会被接收。2)定时电路 用示波器检查 555 的输出波形是否为 1Hz 的方波信号，如不是对 555 的外围电路进行调整达到要求为止。给 74LS192 的数据输入端设定一次抢答的时间，如 35 秒（00110101）的八位数据。观察显示器的显示时间是否进行减一的计数。有问题按原理进行修改。3)时序控制 主持人将控制开关拨到“开始”位置时，抢答电路和定时电路进入正常抢答工作状态。当参赛选手按动抢答键时，抢答电路和定时电路停止工作。21 当设定的抢答时间到，无人抢答时，同时抢答电路和定时电路停止工作。3 组装调试 431 检测与查阅器件 用数字即成电路测试仪检测所用的集成电路。通过查阅集成电路手册，标出电路图中各集成电路输入、输出端的引脚编号 432 连接电路 按电路图连接电路。先在电路板上插好各种器件。在插器件的时候，要注意器 件的活口方向，同时要保证各管脚与插座接触良好，管脚不能弯曲或折断。指示 灯的正、负极不能接反。在通电以前先用万用表检查各器件的电源接线是否正确。433 电路调试 首先按照抢答器的功能进行操作，若电路满足要求，说明电路没有故障。若某些功能不能实现，就要设法查找并排出故障，排出故障可按照信息流程的正向（由输入到输出）查找，也可以按信息流程逆向（右输出到输入）查找。1)显示电路的调试 主要是由一块74148和一块7448芯片以一个七段LED数码显示器组成的.在调试时,可以在编码器的各输入端接上开关,当接上电源后,用各开关打开或断开来判断七段 LED 数码显示器是否显示正常.2)锁存电路的调试 在调试锁存电路时,我们可以在各触发器的 Q 端接各接上一个发光二极管,接上电源,主持人开关打开,任意按下一路抢答开关,看其对应的发光二极管是否亮,然后再按其它开关,这时其它的二极管应该不发亮才算正常.3)清零电路调试 清零是由主持人控制的.这个电路比较简单,只有一个指示灯,当主持人开关断开时,指示灯通过接地连接到各触发器的清零端,这时七段 LED 数码显示器应显示为 0,如果不为零则电路不正常.22 五 总结 简易逻辑数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。在知识竞赛中，特别是做抢答题时，在抢答过程中，为了知道哪一组或哪一位选手先答题，必须要有一个系统来完成这个任务。如果在抢答中，只靠人的视觉是很难判断出哪组先答题。这次设计就是单片机以及三极管巧妙的设计抢答器，使以上问题得以解决，即使两组的抢答时间相差几微秒，也可分辨出哪组优先答题，这是本设计的一大优点。通过研究并在设计后发现，采用数字电路技术设计的抢答器与目前常用的抢答器相比，首先，电路连接简单，因为大多数功能单元都能通过数字电路完成，第二，工作性能可靠，抗千扰能力优于目前抢答器。所以本研究是一个实用的工程设计，具有创新性。抢答器是一种应用非常广泛的设备，在各种竞赛、抢答场合中，它能迅速、客观地分辨出最先获得发言权的选手。早期的抢答器只由几个三极管、可控硅、发光管等组成，能通过发光管的指示辩认出选手号码。现在大多数抢答器均使用单片机或数字集成电路，并增加了许多新功能，如选手号码显示、抢按前或抢按后的计时、选手得分显示等功能。抢答器作为一种电子产品，早已广泛应用于各种智力和知识竞赛场合，但目前所使用的抢答器有的电路较复杂不便于制作,可靠性低，实现起来很困难；有的则用一些专用的集成块,而专用集成块的购买又很困难。而我所设计的多功能抢答器简易逻辑数字抢答器具有电路简单，元件普通,易于购买等优点,很好地解决了制作者制作困难和难于购买的问题。在国内外已经开始了普遍的应用。23 参考文献 1.陈有卿编著.实用555时基电路300例.北京：中国电力工业出版社，2005 2.谢自美主编.电子线路设计试验测试.武汉：华中科技大学出版社，2003 3.阎石.数字电子技术基础（第四版）.北京：高等教育出版社，1998 4.朱定华,刘玉.单片机原理与接口技术学习辅导.北京：电子工业出版社，2003 5.康光华.电子技术基础（第五版）.北京：高等教育出版社，2006 6.张忠全.电子技术基础：实验与课程设计.北京：中国电力工业出版社，1999 24 附录 I 定时抢答器的主体逻辑电路图 附录 II 元器件清单 型号或大小 数目 芯片 74LS48 3 个 74LS192 2 个 74LS148 1 个 74LS279 1 个 74LS00 1 个 74LS11 1 个 555 定时器 2 个 电容 2 F 2 个 0.1 F 2 个 100 F 1 个 电阻 10 K 5 个 510 K 2 个 1 K 2 个 15 K 2 个 68 K 1 个 100 K 1 个 三极管 NPN 1 个 数码管 七段显示数码管 3 个 8 4 555+5V +10F 7 6 2 3 5 0.1F 15k 68k 2BO6 2 1 7 3A 2A 1A 0A 74LS46 2 1 7 3A 2A 1A 0A 74LS474LS192 74LS192 LDBOLDB O+5V 3Q 2Q 1Q 0Q DCP14 0 0 1 1 0 0 0 0 CR 4 5+5V RBILT6 2 1 7 74LS279 主持人 控制开关 10K8 +5V 清除 3 5+5V R S R S R S R S 4Q 3Q 2Q 1Q 开始 10K+5V 7I 6I 5I 4I 3I 2I 1I 0I ST RBOBI/CTR 74LS148 2Y 1Y 0Y EXY 4S 3S 2S&1 CTR UCP1 CTR 5 4 3 2BO2BO 25 附录 III PCB 图