数字电子技术基础4.pptx

4-1 4-1 概 述一.触发器的必备特点1.具有两个能自行保持的稳态(1态或0态)；2.外加触发信号时，电路的输出状态可以翻转；3.在触发信号消失后，能将获得的新态保存下来。数字电路:分组合逻辑电路和时序逻辑电路两大类组合逻辑电路的基本单元是基本门电路 前面说过，组合逻辑电路的输出只与输入有关，时序逻辑电路的输出既与当前的输入有关，又与以前的历史状态有关。那么以前的状态在哪里保存？这就用到这里讨论的触发器了。触发器是逻辑电路的基本记忆单元。时序逻辑电路的基本单元是触发器触发器：能储存1位二值信号的基本单元电路称。第1页/共47页二.触发器的分类I.从电路结构不同分II.从逻辑功能不同分 1).RS触发器 3).主从触发器1).基本触发器2).同步触发器 4).边沿触发器 2).JK触发器 4).D触发器 3).T触发器 另外，根据存储数据的原理不同，还把触发器分成静态触发器和动态触发器两大类。静态触发器是靠电路状态的自锁存储数据的；而动态触发器是通过在MOS管的栅极输入电容上存储电荷来存储数据的。在这里我们只讨论静态触发器。第2页/共47页4-2 触发器的电路结构与动作特点4-2-1.基本RS触发器一.电路结构与工作原理 Q 端、Q 端为两个互补的输出端；1.电路结构（以与非门构成为例）SDRD不允许 SD=RD=0.约束条件：Q=1、Q=0，定义为 1 态；SD 端 是 置 1 端（置位端），非号表示“0”触发有效，RD 端 是 清 0 端（复位端）,RD、SD 端是触发信号引入端。脚标“D”表示直接 触发，&Q QQ Q又称R-S锁存器，它是最简单的触发器。第3页/共47页另外，R-S触发器也可以用或非门构成，如图所示。Q QQ Q 同样，这里的 和 分别是置0端（或复位端）和置1端（或置位端）。当 时，在 信号消失后（即回到0），由于Q端的高电平接到此与或门的另一个输入端，因而电路仍保持1状态。当 时，。在 信号消失后（即回到0），电路仍保持0状态。这里同样存在约束条件：不允许第4页/共47页0 00 00 00 00 01 11 11 11 11 1不允许置1清0保持&Q QQ QSDRD&Q QQ QSDRD0 0&Q QQ QSDRD1 1&Q QQ QSDRD原态0 01 1&Q QQ QSDRD1 11 10 0原态1 1保持3、特性表Sd Rd 0 1 不允许1*1置 1 清 00Qn保 持Qn+1说 明0 0 1 0 1 1 1 11 10 01 11 10 02、工作原理（这里以与非门为例，即0触发有效）第5页/共47页4.4.逻辑符号二.动作特点 由于触发信号直接加在输出门的输入端，所以在输入信号的全部时间里，都能直接改变输出端 Q 和 Q 的状态。SD(SD)端叫做直接置位端；因此：RD(RD)端叫做直接复位端。用D作脚标SRQSDRDQ与非门构成：或非门组成：SRQSDRDQ1 触发有效，SD 端是置1端，RD 端是清0端，0 触发有效，SD 端是置1端，RD 端是清0端，所以，又称基本RS触发器位直接置位、复位触发器。第6页/共47页例1：用与非门组成的基本RS触发器的输入R、S 端的电压波形如图所示，设初始状态为0。试画出Q、Q端的输出波形图。解：根据RS触发器的特性表，很容易地画出所给输入的输出Q、Q的波形来。波形如图所示。例2：书中【例。QQ第7页/共47页4-2-2.同步 RS触发器G1、G2 门构成基本RS 触发器，受CP控制的触发器称为时钟触发器。或时钟脉冲，简称时钟，用 CP 表示时间控制信号也称同步信号，或时钟信号，1.同步RS触发器的电路结构一、电路结构与工作原理&Q QQ QSDRD&CPRSG1G2G3G4在数字系统中，如果要求某些触发器在同一时刻同一时刻动作，就必须给这些触发器引入时间控制信号,使这些触发器只有在同步信号到达时才按输入信号改变状态。G3、G4 门构成输入控制电路。时钟触发器中最简单的第8页/共47页2.2.工作原理（1 1 触发有效）CP=0 时，G3、G4 门封锁，触发信号不起作用。CP=1，在 S 端触发时，Q=1 CP=1，在 R 端 触发时，Q=0 1 11 11 11 11 11 11 11 10 00 00 00 00 00 0CP=1 时，G3、G4 门打开，触发信号可加到基本触发器上。&Q QQ Q&CPRSG1G2G3G4&Q QQ Q&CPRSG1G2G3G4第9页/共47页3.特性表(1触发有效)CP R S Qn+101110 00 11 01 110QnQnX X1*15.5.逻辑符号不允许置 1 清 0保 持说 明保 持4.4.几点说明1)图示同步RS 触发器为 1 触发有效；2)表中*表示:若 R、S 端同时触发，则当 R、S 端的触发信号同时消失时，电路的次态不定；3)输入端的约束条件为 RS=0。1S1RQSRQC1CP在CP=1的条件下，同时还要满足约束条件SR=0。第10页/共47页触发器在CP控制下正常工作时应使 SD、RD 处于高电平。异步置位端异步复位端R1S1RQSQC1CPRDSD 但在实际应用中，有时还需要在CP有效之前（即CP=1）将触发器预先置成指定的状态，为此在同步RS触发器的电路上往往还设置有专门的异步置位输入端和异步复位端，如图所示。只要在SD或RD 加入低电平，即可立即将触发器置1或置0，而不再受时钟信号和输入信号的控制。&Q QQ QSDRD&CPRSG1G2G3G4第11页/共47页动作特点：在 CP=1 的全部时间里，R、S 端信号的变化都将引起触发器输出状态的变化。1 2SRQCP三、输出电压波形举例RD二.动作特点缺点：抗干扰能力差。干扰信号跳变注意：用SD、RD 将触发器置位或复位应当在CP=0的状态下进行，否则在SD、RD 返回高电平以后，无法保存预置的状态。第12页/共47页钟控D触发器钟控 D触发器可以认为是特殊的 RS 钟控触发器，条件是：R=S。这样做的目的，是为了满足在某些情况下要求输入为单端输入信号。由于R=S，所以约束条件自然满足，因此，只要时钟信号有效，输出状态就会随输入变化而变化。结构图如图所示。CP&DQQD000101010111第13页/共47页 4-2-3.主从触发器一 .主从RSRS触发器 由于同步RS触发器在时钟信号一周内可能发生多次翻转，而且抗干扰能力较差，所以常常会引起误操作。为了避免在一个触发周期之内，输出端发生多次翻转，要求 CP=1 的时间满足：不能太短，要保证触发器能可靠翻转（2个tpd)。不能太长，只够翻转一次，不能出现第二次翻转（3个tpd)显然，这对CP来说要求太高了。第14页/共47页主触发器、从触发器均为同步RS 触发器，1.电路结构G5-G8门组成主触发器；G1-G4门组成从触发器。主触发器但，它们的CP信号相位相反。&1G1G2G3G4G5G6G7G8CPSR从触发器Q，Q，QQ为了降低对CP信号的要求，但还要保证输出不随意翻转，我们可以采用具有主从结构的触发器。它的特点：状态转变只发生在某一时刻，而不是某一时段。第15页/共47页3 3.特性表 CP R S Qn+100 00 11 01 1X XQn10CP CP G7G7、G8G8 G3G3、G4G4 工 作 情 况CP=1 时CP=0 时打 开封 锁封 锁打 开主触发器工作从触发器保持从触发器工作 主触发器保持2 2、工作原理4 4.几点说明1)图示主从RS 触发器 1 触发有效；2)表中*表示：若 R、S 端同时触发，则在CP回到0后,输出状态不定；3)输入端的约束条件为 RS=0。1*QnQ Q的状态根据R R、S S端的触发情况改变Q Q =Q=Q注意：在CP的一个变化周期中，触发器输出状态只改变一次。第16页/共47页5.逻辑符号从触发器只能输出 CP=1期间，主触发器最后一 次变化所得到的状态。在 CP=1期间，主触发器随 R、S端状态的改变而多次改变，但在CP下降沿到来时，从触发器最多只能改变一次。6.6.动作特点在 CP=1 期间，当S=R=1时，触发器的次态无法确定，在特性表中这是个无效状态。为使主从 RS 触发器按其特性表正常工作，使 R、S 端的状态保持不变，需对主从RS触发器进行改进。1S1RC1SRCPQQ带来的问题：特别注意：动作特点：第17页/共47页2.2.特性表二.主从 J K J K 触发器1.1.电路结构Qn CP J K 00 00 11 01 1X X10特性归纳J=K=0时,Qn+1=QnJK 时，Qn+1=JJ=K=1时，Qn+1=QnJKQnQnQn+1从触发器主触发器&1G1G2G3G4G1G2G3G4CPQ，Q，QQ有两种情况，见书中介绍SDRD第18页/共47页计数状态下，电路的输出电压波形，随 CP 作用沿的到来自动改变。见图：3.几点说明设初态Q=0逻辑符号见下页设：CP作用沿为下降沿tCPtJ=KtQ13）J=K=1时，Qn+1=Qn 是计数状态。图示主从JK触发器：1)1触发有效；2)没有约束条件；第19页/共47页5.5.动作特点动作特点 CP=1 期间，由于反馈信号的作用，不管J、K端的状态有多少次跳变，主触发器只能变化一次；CP=1 期间，若 JK端的状态有跳变，则无法根据其特性表，正确判断电路的输出状态。4.4.逻辑符号为使主从 JK 触发器按其特性表正常工作在 CP=1期间，必须使JK 端的状态保持不变。否则，要考虑cp=1输入状态的全部变化过程，才能确定触发器的次态。&C11J1KQQSDRDJ1J2CP K1K2C11J1KQQSDRDJCPKC11J1KQQJCPK动作特点：注意：图示主从JK触发器应该 对应CP下降沿确定Q端次态。带来的问题：特别强调：第20页/共47页三.T 触发器 T触发器是特殊的JK触发器，只需将JK触发器的J和K相连，命名为T，就构成了T触发器。由于J=K，所以T触发器只能具有JK触发器的部分功能：每输入一个脉冲，输出状态改变一次100111保持原状态010100功能说明TT=0，为保持状态；T1时，翻转。如果将T恒接高电平，就构成了一种特殊的触发器T，它只是脉冲翻转电路 。第21页/共47页4-2-4.4-2-4.边沿触发器 为了提高触发器的抗干扰能力，希望触发器的次态仅仅取决于 CP CP 作用沿到达时刻输入信号的状态。这样的触发器称为边沿触发器。这里，重点介绍利用 CMOS 传输门构成的边沿 D 触发器第22页/共47页2.2.工作原理 CP TG 状态 主触发器 TG 状态 从触发器CP=0CP=1TG1 导通CP=0 CP=1TG2 截止TG1 截止TG2 导通TG3 导通TG4 导通TG3 截止TG4 截止自行保持自行保持Q=D Q=Q=D1.1.电路结构Q=Q=D主触发器从触发器 Q=D一.边沿D触发器 TG211TG111TG3TG4DQ，Q，QQCPCPCPCPCPCPCPCP第23页/共47页3.3.特性表4 4、逻辑符号无跳变XQn0011二.动作特点 触发器保存下来的状态是CP 作用沿到达时刻的输入状态。而且这是一种上升沿触发的边沿触发器。设初态Q=0特别注意：当 D 端信号和 CP 作用沿同时跳变时，触发器存入的是 D 跳变前的状态。00例如：说明保持存数C11DQQDCPSDRDC11DQQDCPtCPtDtQCPDQn+1表示边沿触发器，而且是上升沿跳变第24页/共47页JK触发器也有边沿触发型的，其逻辑符号有：SDRDC11JQQJCP1KKSRSDRDC11JQQJCP1KKSR上升沿触发有效下降沿触发有效第25页/共47页4-3 4-3 触发器的逻辑功能及其描述仿法本节只讨论有时钟控制的触发器。1.1.特性表4-3-1.4-3-1.RS触发器凡在时钟控制下，逻辑功能符合此特性表的触发器就叫做 RS 触发器。显然，同步RS触发器、主从RS触发器都属于RS触发器。R S 0 0 10 1 00 1 11 0 01 0 11 1 0111000不定1 1 1不定D 触发器等。T 触发器、JK 触发器、RS 触发器、时钟控制触发器，由于功能的不同，可将其分为:n Q n+1 Q 0 0 0触发器的描述主要有：特性表、特性方程和状态转换图三种方法。下面我们分别介绍。第26页/共47页2.2.特性方程3.3.状态转换图 它表明 Q 从Qn Qn+1所需要的输入条件。综上可知描述触发器的逻辑功能有三种方法：特性表、特性方程和状态转换图。01R=R=XS=0S=0R=0R=0S=1S=1R=1R=1S=0S=0R=0 R=0 S=S=X RSQQn+1n0 1000111100 11 1X X0 0状态转换图可从特性表中归纳，由特性表填卡诺图并化简得特性方程：Qn+1=S+RQnRS=0(约束条件）由特性表可得：RS触发器特性方程第27页/共47页4-3-2.JK4-3-2.JK触发器凡在时钟控制下，逻辑功能符合此特性表的触发器，就叫做 JK 触发器。1.1.特性表3.3.状态转换图0 0J=0 K=XJ=X K=0J=1 K=XJ=X K=12.2.特性方程 Q =J Q +K Qn+1nn由特性表填卡诺图化简得：1J K Qn Qn+10 0 10 1 00 1 11 0 11 0 01 1 10 0 0 11100011 1 00JKQQn+1n0 1000111100 10 01 01 1第28页/共47页4.逻辑符号4-3-3.T 4-3-3.T 触发器 将JK触发器的 J、K 端连在一起，引出一个 T 端，就构成了 T 触发器。T Qn Qn+10 00 11 01 1101.1.特性表2.2.特性方程3.3.状态转换图 Qn+1=T Qn+T Qn1 1T=0T=0T=1T=10 010凡在时钟控制下，逻辑功能符合此特性表的触发器，就叫做T 触发器。说明保持计数SDRDC11NQQTCP第29页/共47页T触发器使T触发器的输入恒为1就构成了T触发器。所以T触发器的特性方程就是在T触发器的特性方程中令T=1即可，即：011011T第30页/共47页4-3-4.4-3-4.D触发器 1.1.特性表2.2.特性方程3.3.状态转换图凡在时钟控制下，逻辑功能符合此特性表的触发器,就叫做 D 触发器。D Qn Qn+10 11 01 100110 0Q =Dn+10 01 1D=1D=0D=0D=1n+1DQQn0 1 0 10 01 1第31页/共47页4-3-5 不同类型触发器的相互转换市场上最常见的触发器是JK触发器和D触发器，但在实际引用中，经常需用具有各种逻辑功能的触发器，这就需要进行不同类型触发器之间的相互转换。转换的方法主要有公式法和图形法。这里我们仅举几个例子就公式法作简单地介绍。1.D触发器转换成JK触发器由D触发器特性方程 和JK触发器特性方程Q =Dn+1Q =J Q +K Qn+1nn可得 D=J Q +K Q=J Q K Qnnnn由此，我们可得出D JK的电路第32页/共47页转换电路&KJ QD QCP2.D触发器转换成T触发器由D触发器特性方程 和T触发器特性方程Q =Dn+1可得Qn+1=T Qn+T Qn第33页/共47页D=T Qn+T Qn=T Qn T Qn&T QD QCP根据此式可以画出D T的电路：还有其他类型的触发器之间的转换，比如JK触发器转换成D、RS触发器等，这里就不再一一介绍了，大家可以参考其他的参考书。第34页/共47页4.4 4.4 集成触发器 集成触发器举例 一TTL主从JK触发器7474LS7272（a）逻辑符号 （b）引脚排列图74LS72为多输入端的单JK触发器，它有3个J端和3个K端，3个J端之间是与逻辑关系，3个K端之间也是与逻辑关系。使用中如有多余的输入端，应将其接高电平。该触发器带有直接置0端RD和直接置1端SD，都为低电平有效，不用时应接高电平。74LS72为主从型触发器，CP下跳沿触发。第35页/共47页74LS72功能表：输 入输 出RD SDCPJ KQn1 0 11 01 11 11 11 1 0 00 11 01 10 11 0 Qn Qn0 11 0 Qn Qn 注意：1）CP在下跳沿触发；2）当RD或SD有效时，不论CP、J、K是否有效，输出端都是清0或置1；3）J、K在CP=1期间没有变化。第36页/共47页二、高速CMOS边沿D触发器74HC74 （a）逻辑符号（b）引脚排列图74HC74为单输入端的双D触发器。一个片子里封装着两个相同的D触发器，每个触发器只有一个D端，它们都带有直接置0端RD和直接置1端SD，为低电平有效。同样，在不用时，也应该将两者接高电平。CP上升沿触发。74HC74的逻辑符号和引脚排列分别如图（a）和（b）所示。74HC7474HC74的功能表第37页/共47页输 入输 出RD SDCP D 0 11 01 11 1 0 1 0 11 00 11 0第38页/共47页解：解：由于是边沿触发器，画波形图时，应注意以下两点：（1）触发器的触发翻转发生在时钟脉冲的触发沿（这里是上升沿）。（2）判断触发器次态的依据是时钟脉冲触发沿（这里是上升沿）前一瞬间输入端的状态。根据D触发器的功能表可画出输出端Q的波形图如图所示。图4.2.13 例4.3.1波形图例例 已知边沿D触发器的输入D的波形图如图所示，试画出输出Q的波形图（设其初始状态为0，CP作用沿为上升沿）。触发器应用举例 第39页/共47页例例4.4.2 设计一个3人抢答电路。3人A、B、C各控制一个按键开关KA、KB、KC和一个发光二极管DA、DB、DC。谁先按下开关，谁的发光二极管亮，同时使其他人的抢答信号无效。解：这里我们先给出用组合逻辑的门电路组成的基本电路如图所示。开始抢答前，三按键开关KA、KB、KC均不按下，A、B、C三信号都为0，GA、GB、GC门的输出都为1，三个发光二极管均不亮。开始抢答后，如KA第一个被按下，则A=1，GA门的输出变为VOA=0，点亮发光二极管DA，同时，VOA的0信号封锁了GB、GC门，KB、KC再按下无效。第40页/共47页 基本电路实现了抢答的功能，但是该电路有一个很严重的缺陷：当KA第一个被按下后，必须总是按着，才能保持A=1、VOA=0，禁止B、C信号进入。如果KA稍一放松，就会使A=0、VOA=1，B、C的抢答信号就有可能进入系统，造成混乱。要解决这一问题，最有效的方法就是引入具有“记忆”功能的触发器。用基本RS触发器组成的电路如图所示。第41页/共47页其中KR为复位键，由裁判控制。开始抢答前，先按一下复位键KR，即3个触发器的R信号都为0，使QA、QB、QC均置0，三个发光二极管均不亮。开始抢答后，如KA第一个被按下，则FFA的S=0，使QA置1，GA门的输出变为VOA=0，点亮发光二极管DA，同时，VOA的0信号封锁了GB、GC门，KB、KC再按下无效。该电路与用组合逻辑构成的电路图，在功能上是一样的，但由于使用了触发器，按键开关只要按一下，触发器就能记住这个信号。如KA第一个被按下，则FFA的S=0，使QA置1，当松开KA时，FFA的S=R=1，触发器保持原状态QA=1，直到裁判重新按下KR键，新一轮抢答开始。这就是触发器的“记忆”作用。第42页/共47页例例4.4.3 如图所示为一个防抖动输出的开关电路。当拨动开关S时，由于开关触点接通瞬间发生振颤，和 的电压波形如图所示，试画出Q、Q端对应的电压波形。（书中习题题4.4）解：第43页/共47页例4.4.4 若主从结构RS触发器的CP、S、R、RD各输入端的电压波形如图所示，SD 1，试画出Q、Q端对应的电压波形。（书中习题题4.8）解：0 0111110第44页/共47页例4.4.5 若主从结构JK触发器CP、RD、SD、J、K端的电压波形如图所示，试画出Q、Q端对应的电压波形。（书中习题题4.10）解：0111第45页/共47页例 设图中触发器的初始状态为Q=0，试画出在CP信号连续作用下各触发器输出端的电压波形。（书中习题题4.13）解：1.从电路结构来分析：J=Q=0K=Q=1JK2.从逻辑功能分析。由JK触发器的特性方程知：第46页/共47页感谢您的观看！第47页/共47页